一、Cadence重新布局中国电子设计自动化(EDA)市场（论文文献综述）
刘星,夏璠[1]（2021）在《数字集成电路EDA软件行业发展前景探析》文中提出在全球产业链布局深度调整的周期中,增强国内核心领域产业链韧性以及关键技术环节自主能力的意义和重要性不言而喻。鉴于此,本研究聚焦于备受各界关注的数字集成电路EDA软件行业,详细梳理了集成电路产业链各环节与所使用的不同EDA工具软件产品的对应关系,以及全球领先EDA厂商在各工具软件领域的产品布局,解析国内主要EDA厂商的发展现状,探讨现阶段中国数字集成电路EDA行业的挑战与机遇,并对该行业的发展进行展望。
郑晨[2]（2021）在《观全球EDA三大巨头崛起之路 谈国内EDA企业破局之道》文中研究表明经过了几十年的发展,全球电子设计自动化（EDA）产品已经贯穿集成电路设计、制造、封装、测试的全部环节,目前系统级封装（SIP）产品需求最广,集成电路（IC）产品需求增长最快,全球EDA产品主要由新思科技国际有限公司（Synopsys）、楷登电子设计系统公司（Cadence）、西门子（Siemens） EDA三大巨头供应。纵观这三家企业的发展历程,其崛起均离不开"四大秘诀"。
张天仪,刘超,王珺,陈颖[3]（2021）在《EDA行业人才队伍建设研究》文中提出电子设计自动化（EDA）是以计算机为载体的集成电路自动化设计工具,由众多面向具体集成电路设计环节的点工具组成,贯穿集成电路设计、制造、封装测试全部环节。随着智能化应用在制造业领域渗透不断加深,EDA对于电子信息、通信、航空航天等领域的发展起到了至关重要的影响作用。目前,美国三大公司Synopsys、Cadence和Mentor垄断全球市场份额,其提高研发人员待遇、利用全球各地EDA人才、持续加大研发投入、积极开展兼并重组等工作值得全球各地后发EDA企业学习。
钟建华[4]（2021）在《基于Qt的电路仿真软件开发》文中研究表明
李鑫鹏[5]（2021）在《面向SiP的微系统接口仿真模型设计验证》文中研究说明
包云岗,常轶松,韩银和,黄立波,李华伟,梁云,罗国杰,尚笠,唐丹,王颖,解壁伟,喻文健,张科,孙凝晖[6]（2021）在《处理器芯片敏捷设计方法：问题与挑战》文中研究指明现有处理器芯片设计主要使用性能导向的设计方法,基于多步骤反复迭代的EDA技术进行性能-面积-功耗综合优化,导致极高的研发成本、周期及技术门槛.借鉴面向对象软件设计思想,以敏捷度（开发周期、开发成本和复杂度）为新的导向指标,在兼顾性能和可靠性的前提下,提出以面向对象体系结构（object-oriented architecture, OOA）设计范式为基础的处理器敏捷设计方法.OOA设计方法旨在通过设计范式、语言与EDA工具,实现通用处理器CPU和专用处理器XPU体系结构细粒度对象的易分解、易组合和易扩展.详细梳理了OOA各技术领域的研究现状,并深入探讨了现有处理器设计方法向OOA设计目标转化存在的诸多挑战.
刘超,王珺,张天仪[7]（2021）在《集成电路EDA行业发展态势分析》文中研究指明EDA作为集成电路产业链最上游的核心子领域,应用贯穿芯片设计、制造和封装测试全部环节。EDA工具的技术发展与商业应用对集成电路设计研发生产效率提升、电子信息产品提质增效发展具有重要的价值与意义。本文介绍了全球和我国EDA行业的发展情况,并对未来行业发展态势做了预判。
柯志鸣[8]（2021）在《基于SystemVerilog的芯片时钟模块验证》文中研究指明集成电路设计是既复杂又极怕出错的一项工作,随着集成规模的不断增加以及工艺制程节点的不断演进,任何一点错误都可能造成极大的损失,使得验证工作越来越重要。同时验证的工作量与日俱增,在数字芯片的研发过程中,验证工作在整个项目中的比重可达三分之二,即便投入如此大的精力,因为验证漏洞或者错误导致流片失败的事情仍时有发生,如何保证验证的全面性已经成为当前芯片设计的一个关键点。时钟模块可以比作一个芯片的心脏,时钟的起振和正常工作是芯片功能实现的基本保障,所以对时钟模块进行全面的验证在芯片验证工作中极为重要。本篇论文中芯片的时钟模块验证采用基于SystemVerilog搭建的层次化验证环境,阐述了验证流程化的必要性及具体方法,对形式化验证和模拟验证的验证方法及各自的优缺点进行了分析。同时采用了添加断言的验证方法,在验证环境中针对时钟模块的特点加入断言验证,增加了验证的完备性。由于时钟模块中没有复杂的传输协议及逻辑功能,因此在搭建时钟模块的验证平台时对验证组件进行重组简化,通过监视器模块完成参考模块和比较器模块的功能,有效提高了验证平台的可重用性和验证工作的效率。定向测试用例的数量与分解的功能点数量成正比,随机测试用例的数量与协议的复杂度成正比。针对时钟模块测试用例的开发,由于时钟模块中并没有复杂的逻辑功能和传输协议,所以大部分测试用例都是定向测试。同时,由于时钟模块的功能点非常多,对应的定向测试用例多达277个,因此在本项目中采用了脚本生成一部分测试用例的方法,通过此方法大大缩减了工作的时间成本,同时减少了手工编写的人为错误。通过回归测试保证所有的测试用例的正确性,通过对覆盖率结果分析保证时钟模块验证工作的完备性。根据对实际项目中芯片时钟模块的分析,主要对芯片时钟模块的关键功能进行验证,其中包括对寄存器读写功能的检查,采用隔位输入激励矢量然后将数据读出进行对比检查了其读写性能;对寄存器与接口连接正确性的检查,通过按位翻转的方式写入寄存器观察接口信号是否对应翻转从而验证其连接的正确性;对两根数据总线上时钟降频功能,开关功能的检查,对不同工作模式下时钟的频率检查;对锁相环性能的检查,首先通过配置其寄存器控制bit检查其功能的正确性,其次通过配置不同的工作模式对其输出的时钟频率和内部参数进行检查;对传输时钟的物理层接口的控制逻辑进行检查,通过配置寄存器的方式检查其开关和选择功能。最后,通过回归测试中测试用例的通过率来估量验证工作的进度,最终要求达到100%通过率,即保证所有的测试用例的正确。通过收集分析代码覆盖率和功能覆盖率来检查验证工作的充分性,通过添加定向测试用例的方式补充验证的完整性。以代码覆盖率、功能覆盖率和断言覆盖率为基准,以回归测试中测试用例的通过率为主体,严格按照流程化的验证方式,添加断言验证检查了信号时序,从而保证了验证的正确性和完整性。在实际项目中,所编写的Perl脚本自动生成测试用例显着的提高了验证工作的效率,检查的寄存器信号多达200多个,经项目实际工作证实,此脚本真实有效,能极大缩减验证工作中编写测试用例时间。
张聪[9]（2021）在《基于人工智能的电子线路辅助设计的研究》文中研究说明随着智能电子产品中的印刷电路板（Printed Circuit Board,PCB）越来越趋向于小型化,且板上元件密度也越来越大,从而导致PCB布线工作也变得越来越复杂。但是当前电子设计自动化（Electronic Design Automation,EDA）工具内置的自动布线功能布线速度慢且布通率低,当前PCB布线工作仍然主要依赖于人工,从而使得在工业PCB设计过程中仍需要消耗大量的人力资源。因此,急需智能布线算法来提高PCB设计效率和节约人力成本。本文提出了基于深度强化学习的智能布线算法,以实现布通率高、布线速度快并且能够适应不同布线场景的自动布线算法为研究目标,实现能够取代人工的智能化布线算法。该算法的核心思想是采用基于联合深度学习与（Monte Carlo Tree Search,MCTS）的强化学习算法。深度神经网络能够预测当前状态下决策动作对应的先验概率来提高MCTS的搜索效率。另一方面,MCTS搜索的结果能够用来训练深度神经网络,这样二者通过不断迭代,自我学习积累布线经验,实现复杂PCB的高效准确自动布线,显着提升PCB设计效率。并且在训练过程中可以仅仅依靠根据电气规则设计的奖励函数,而不依赖任何人为标签信息。相比于已有的自动布线算法,本文提出的基于深度强化学习的智能布线算法有如下创新点:1)提出了一种基于联合深度学习和MCTS的线序选择算法。相比于已有自动布线算法,本文将布线顺序决策作为布线过程中的重要一环,先使用线序选择算法决定布线顺序,再使用自动布线算法具体布线,这样来防止已完成的布线会过于影响后续待布线对的布线。具体地,本文将线序选择问题映射成了一个序列决策搜索问题,核心思想是通过MCTS搜索得到较优的布线顺序,并使用深度神经网络预测的动作先验概率来提高MCTS的搜索效率。实验表明,使用了线序选择算法后,自动布线算法的平均布通率提高了14.76%。2)提出了一种联合深度学习和MCTS的自动布线算法。由于布线工程师的布线经验难以被量化定义,该算法将电气设计规则定义为强化学习中的奖励函数,通过奖惩的方法使得布线算法能够自动学出其中的布线规则,而无需人为地去定义很多布线规则。并且算法中的深度神经网络可以像布线工程师一样可以通过训练不断地积累布线经验,完成的布线工作越多,其输出的动作先验概率就越准确,从而能够不断地提高MCTS的搜索效率,使得布线性能越来越好。3)通过多个布线场景的实验验证,相比于已有自动布线算法,本文所提的基于深度强化学习的智能布线算法均有性能提升。首先,在布线顺序相同的情况下,多个场景下,本文提出的自动布线算法的布通率最高且布线总长度最短。然后,将自动布线算法与本文提出的线序选择算法相结合后,其布通率也会有所提升,证明了线序选择在布线过程中的重要性。最后,在大小为200×200且待布线对个数为70的真实场景上,本文所提算法能够将待布线对全部布通,然后将布线结果映射回真实布线EDA工具中能够满足电气设计规则要求,并且布线效率相对于人提高了400%。
陈飞翔[10]（2021）在《抗辐照标准单元库的电路设计与应用》文中进行了进一步梳理社会在日新月异地朝着现代化、信息化的方向发展,航天航空技术也在蓬勃地发展着。航空器的工作需要不同的电子设备支撑,集成电路在当中起着举足轻重的作用。工作在外太空的航天芯片需要具备一定的抗辐照能力,目前常用的基于普通商用工艺的标准单元库只有基本的逻辑功能,缺乏抗辐照性能。因此,本文对抗辐照标准单元库的设计进行研究,并基于抗辐照标准单元库进行电路的设计与验证。航天芯片是工作在充满辐射的外太空环境中的,本文对空间辐射环境进行了介绍。当集成电路受到各种各样的粒子辐射时,会产生诸如总剂量和单粒子之类的辐射效应,本文对这些辐射效应进行了介绍。为了使芯片具有抗辐照的能力,在芯片设计过程中,需要加入抗辐照措施。标准单元的类型主要包括组合门单元和触发器。本文参考了大量的论文,在抗辐照措施中,对组合逻辑中应用了加固网络的方法,而触发器采用大电容的设计方法。此外,在版图设计上,本文采用了环栅和保护环结构,分别预防总剂量和单粒子闩锁效应。抗辐照标准单元的设计需要使用全定制设计的方法。本文介绍了全定制电路设计模式和半定制电路设计模式的流程,同时介绍标准单元库中用于逻辑综合的时序库和物理设计专用的物理库,EDA工具可以基于这两个文件完成半定制电路的设计。本文基于全定制的方法,使用Cadence公司的IC617套件,完成了一小套初具规模的抗辐照标准单元。接着,本文基于Cadence公司的SLC和Abstract软件,对各有千秋的单元进行特征化并将特征化后的文件整合在一起。设计软件能够辨识抗辐照标准单元才说明库单元可用,而综合软件是最早要调用单元库的。本文首先研究了逻辑综合的原理,设计了一款1101序列检测器,并用Design Compiler实现了该电路,得到了使用抗辐照标准单元库搭建的门级网表,证实了本文设计的单元库可应用于综合软件。在逻辑综合之后,本文操纵Formality软件实现了形式验证的流程,然后用Innovus软件完成了自动布局布线操作。最终证明,常用的中后端软件都可调用本文设计的抗辐照标准单元库。
二、Cadence重新布局中国电子设计自动化(EDA)市场（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、Cadence重新布局中国电子设计自动化(EDA)市场（论文提纲范文）
（1）数字集成电路EDA软件行业发展前景探析（论文提纲范文）
| 一、数字集成电路EDA软件行业背景 |
| （一）细分领域庞杂，涉及集成电路产业诸多环节 |
| （二）行业规模天花板有限，增速稳定，国产软件占比低 |
| （三）行业集中度高，国际巨头地位稳固 |
| （四）中国厂商起步晚、规模小、领域分散，产品以点工具为主 |
| 二、中国数字集成电路E D A软件企业发展模式浅析 |
| （一）国内龙头企业的突围之路 |
| （二）国内厂商之间的合作模式 |
| 1. 捆绑销售 |
| 2. 定制开发合作 |
| 3. 产业孵化 |
| 三、中国数字集成电路EDA软件行业面临的挑战与机遇 |
| （一）中国数字集成电路EDA软件行业面临的挑战 |
| 1. 前端软件开发技术壁垒高，时间门槛高 |
| 2. 后端软件开发产业链话语权弱，现有工艺节点与国际巨头差距大 |
| 3. 国内EDA人才比市场更稀缺 |
| 4. 用户迁移动力不足 |
| （二）数字集成电路EDA软件行业发展机会分析 |
| 1. 国家层面和行业层面的投入和扶持力度均大幅提升 |
| 2. 发挥本地化客户支持的优势，抓住市场机会 |
| 3. 灵活的收费模式，争取更多市场空间 |
| 四、中国数字集成电路E D A软件行业发展前景展望 |
| （一）高端工艺和中低端工艺各有发展空间 |
| （二）跟随设计和工艺发展趋势，在点工具和细分领域寻找发展机会 |
| （三）行业龙头牵动创新孵化，风险投资助力机制活化 |
| （四）鼓励行业整合，优化资源配置，促进行业升级 |
（2）观全球EDA三大巨头崛起之路 谈国内EDA企业破局之道（论文提纲范文）
| 一、行业定义 |
| 1. 定义 |
| 2. 产业链剖析 |
| 二、行业概况及竞争格局分析 |
| 1. 行业概况 |
| 2. 竞争格局分析 |
| (1）市场竞争梯队可分为三级 |
| (2）市场份额 |
| (3）市场集中度（CR3) |
| 三、三大巨头发展概况 |
| 四、三大巨头崛起秘诀 |
| 1. 在产品布局上采取“打造拳头产品并延伸至其他产品线”策略 |
| 2. 重视研发创新，持续投入高额研发资金 |
| 3. 通过兼并收购迅速补全领先产品技术 |
| 4. 重视与下游生态合作，产业链向下游延伸 |
（3）EDA行业人才队伍建设研究（论文提纲范文）
| 1 人才是EDA技术研发第一生产力 |
| 2 全球EDA行业人才情况 |
| 2.1 全球EDA行业市场情况 |
| 2.2 全球龙头EDA企业人员结构 |
| 3 国际龙头企业成功道路的启示 |
| 3.1 确立全球研发人才布局，实施差异化分工协作 |
| 3.2 保持高强度研发投入，吸引高素质人才团队 |
| 3.3 积极开展兼并重组，整合优质人才资源 |
（6）处理器芯片敏捷设计方法：问题与挑战（论文提纲范文）
| 1 面向对象的处理器体系结构 |
| 1.1 兼顾性能与敏捷度的处理器设计方法 |
| 1.2 松耦合处理器设计方法总体思路 |
| 1.3 面向对象处理器体系结构OOA设计 |
| 1) 面向对象的处理器设计范式 |
| 2) 高抽象层次的芯片描述语言 |
| 3) 融合体系结构特征的设计自动化工具 |
| 1.4 与现有基于IP核设计方法的比较 |
| 2 处理器体系结构快速构建与智能生成 |
| 1) 通用处理器CPU快速构建 |
| 2) 专用处理器XPU智能生成 |
| 3 处理器敏捷设计语言与综合工具 |
| 1) 硬件编程语言 |
| 2) 中间表示形式 |
| 3)硬件综合流程 |
| 4 数据驱动的处理器敏捷物理设计 |
| 1) 电路建模仿真的寄生参数提取 |
| 2) 电路建模仿真的互连线网络分析 |
| 3) 物理设计的贝叶斯优化 |
| 4) 物理设计的布局布线 |
| 5 开源EDA工具链 |
| 6 挑战问题 |
| 1) 如何实现处理器功能与结构的细粒度解耦? |
| 2) 如何实现面向对象的处理器设计高层抽象? |
| 3) 如何在设计自动化工具中深度融合体系结构特征? |
| 7 总 结 |
（7）集成电路EDA行业发展态势分析（论文提纲范文）
| 0 引言 |
| 1 EDA行业概述 |
| 1.1 EDA行业发展历程 |
| 1.2 EDA工具主要分类 |
| 1.3 EDA行业发展特点 |
| 1.3.1 高强度研发投入 |
| 1.3.2 企业并购频繁 |
| 1.3.3 政府支持科研 |
| 2 全球EDA行业发展情况 |
| 2.1 全球EDA行业产业规模 |
| 2.2 全球EDA行业企业格局 |
| 2.3 全球EDA行业区域分布 |
| 3 我国EDA行业发展情况 |
| 3.1 我国EDA行业发展历程 |
| 3.2 我国EDA行业产业规模 |
| 3.3 我国EDA行业融资情况 |
| 4 EDA行业发展趋势 |
| 4.1 EDA技术应用日趋多样与复杂 |
| 4.2 工艺技术进步推动EDA工具发展 |
| 4.3 AI加持EDA技术逐步成熟 |
| 4.4 新设计生态催生EDA云平台 |
| 5 结论 |
（8）基于SystemVerilog的芯片时钟模块验证（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 引言 |
| 0.1 课题研究背景与意义 |
| 0.2 国内外研究现状 |
| 0.3 本文的主要内容和章节编排 |
| 第1章 芯片验证方法及验证平台 |
| 1.1 验证流程化 |
| 1.1.1 分解测试点 |
| 1.1.2 建立验证方案计划书 |
| 1.1.3 验证平台搭建与调试 |
| 1.1.4 测试用例开发与调试 |
| 1.1.5 回归测试以及反标测试点 |
| 1.1.6 回片测试以及“逃逸”分析 |
| 1.2 验证方法 |
| 1.2.1 形式化验证 |
| 1.2.2 模拟仿真验证 |
| 1.3 验证平台 |
| 1.3.1 SystemVerilog验证平台 |
| 1.3.2 SystemVerilog调用C/C++验证平台 |
| 1.4 本章小结 |
| 第2章 时钟模块结构与原理 |
| 2.1 时钟模块功能及结构 |
| 2.1.1 时钟模块的功能特性 |
| 2.1.2 时钟模块的结构 |
| 2.2 CGPLL锁相环功能、结构与原理 |
| 2.3 XTAL与CLKGEN功能、结构与原理 |
| 2.3.1 XTAL模块 |
| 2.3.2 CLKGEN模块 |
| 2.4 本章小结 |
| 第3章 验证环境搭建 |
| 3.1 时钟模块的验证平台 |
| 3.2 验证用例的编写 |
| 3.2.1 寄存器读写性能验证 |
| 3.2.2 接口信号与寄存器连接验证 |
| 3.2.3 总线开关功能验证 |
| 3.2.4 总线降频功能验证 |
| 3.2.5 锁相环PLL输出时钟验证 |
| 3.2.6 CLKGEN控制逻辑验证 |
| 3.3 添加断言检查 |
| 3.4 本章小结 |
| 第4章 验证结果分析 |
| 4.1 回归测试结果 |
| 4.2 覆盖率驱动的验证结果 |
| 4.2.1 代码覆盖率 |
| 4.2.2 功能覆盖率 |
| 4.2.3 断言覆盖率 |
| 4.3 本章小结 |
| 第5章 结论与展望 |
| 5.1 结论 |
| 5.2 展望 |
| 致谢 |
| 参考文献 |
（9）基于人工智能的电子线路辅助设计的研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 缩略词表 |
| 第一章 绪论 |
| 1.1 研究工作的背景与意义 |
| 1.2 PCB自动布线技术的历史与现状 |
| 1.3 本文的主要贡献与创新 |
| 1.4 本论文的结构安排与前期支撑工作 |
| 第二章 相关理论基础 |
| 2.1 已有自动布线算法 |
| 2.1.1 Lee算法 |
| 2.1.2 线搜索算法 |
| 2.1.3 A~*搜索算法 |
| 2.1.4 基于神经网络和遗传算法的自动布线算法 |
| 2.2 蒙特卡洛树搜索概述 |
| 2.3 本章小结 |
| 第三章 基于联合MCTS的自动布线算法 |
| 3.1 自动布线问题模型 |
| 3.2 基于MCTS的PCB自动布线算法 |
| 3.3 基于联合传统路径搜索与MCTS算法的自动布线算法 |
| 3.3.1 基于联合Lee和MCTS的自动布线算法 |
| 3.3.2 基于联合A*和MCTS的自动布线算法 |
| 3.4 基于联合深度学习和MCTS的自动布线算法模型设计 |
| 3.4.1 算法搜索过程 |
| 3.4.2 策略神经网络的训练 |
| 3.5 实验仿真及分析 |
| 3.5.1 环境参数设置 |
| 3.5.2 仿真性能分析 |
| 3.5.3 DL-MCTS-ROUTE中神经网络的训练 |
| 3.6 本章小结 |
| 第四章 基于联合MCTS的线序选择算法 |
| 4.1 线序选择问题模型 |
| 4.2 基于MCTS的线序选择算法 |
| 4.3 基于联合深度学习和MCTS的线序选择算法 |
| 4.3.1 算法搜索过程 |
| 4.3.2 策略神经网络的训练 |
| 4.4 实验仿真及分析 |
| 4.4.1 环境参数设置 |
| 4.4.2 不同场景下MCTS-WS和DL-MCTS-WS性能比较 |
| 4.4.3 DL-MCTS-WS的泛化性能 |
| 4.5 本章小结 |
| 第五章 基于线序选择的改进自动布线算法 |
| 5.1 算法架构 |
| 5.2 实验仿真及分析 |
| 5.2.1 参数设置 |
| 5.2.2 仿真性能分析 |
| 5.3 本章小结 |
| 第六章 总结与展望 |
| 6.1 论文研究总结 |
| 6.2 未来工作展望 |
| 致谢 |
| 参考文献 |
| 附录 |
| 攻读硕士学位期间取得的成果 |
（10）抗辐照标准单元库的电路设计与应用（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 研究背景与意义 |
| 1.2 国内外研究现状 |
| 1.2.1 国外研究现状 |
| 1.2.2 国内研究现状 |
| 1.3 主要研究内容与结构安排 |
| 第二章 抗辐照加固电路设计 |
| 2.1 空间辐射环境介绍 |
| 2.2 空间辐射效应介绍 |
| 2.2.1 总剂量效应 |
| 2.2.2 单粒子效应 |
| 2.3 组合逻辑抗辐照加固电路设计 |
| 2.4 时序逻辑抗辐照加固电路设计 |
| 2.5 版图设计加固 |
| 2.6 本章小结 |
| 第三章 抗辐照标准单元库设计 |
| 3.1 数字集成电路设计模式 |
| 3.1.1 全定制数字集成电路设计流程 |
| 3.1.2 半定制集成电路设计流程 |
| 3.2 标准单元库介绍 |
| 3.2.1 时序库文件介绍 |
| 3.2.2 物理库文件介绍 |
| 3.3 抗辐照标准单元库设计流程 |
| 3.3.1 抗辐照标准单元的电路设计与仿真 |
| 3.3.2 抗辐照标准单元特征化 |
| 3.4 本章小结 |
| 第四章 抗辐照标准单元库的应用与验证 |
| 4.1 基于逻辑综合的应用 |
| 4.1.1 逻辑综合的原理与流程 |
| 4.1.2 逻辑综合的验证 |
| 4.2 形式验证 |
| 4.3 自动布局布线验证 |
| 4.4 本章小结 |
| 第五章 总结与展望 |
| 5.1 研究总结 |
| 5.2 研究展望 |
| 致谢 |
| 参考文献 |
| 攻读硕士学位期间取得的成果 |
四、Cadence重新布局中国电子设计自动化(EDA)市场（论文参考文献）
- [1]数字集成电路EDA软件行业发展前景探析[J]. 刘星,夏璠. 中国信息化, 2021(09)
- [2]观全球EDA三大巨头崛起之路 谈国内EDA企业破局之道[J]. 郑晨. 军民两用技术与产品, 2021(09)
- [3]EDA行业人才队伍建设研究[J]. 张天仪,刘超,王珺,陈颖. 中国集成电路, 2021(09)
- [4]基于Qt的电路仿真软件开发[D]. 钟建华. 杭州电子科技大学, 2021
- [5]面向SiP的微系统接口仿真模型设计验证[D]. 李鑫鹏. 哈尔滨工业大学, 2021
- [6]处理器芯片敏捷设计方法：问题与挑战[J]. 包云岗,常轶松,韩银和,黄立波,李华伟,梁云,罗国杰,尚笠,唐丹,王颖,解壁伟,喻文健,张科,孙凝晖. 计算机研究与发展, 2021(06)
- [7]集成电路EDA行业发展态势分析[J]. 刘超,王珺,张天仪. 中国集成电路, 2021(06)
- [8]基于SystemVerilog的芯片时钟模块验证[D]. 柯志鸣. 辽宁大学, 2021(12)
- [9]基于人工智能的电子线路辅助设计的研究[D]. 张聪. 电子科技大学, 2021(01)
- [10]抗辐照标准单元库的电路设计与应用[D]. 陈飞翔. 电子科技大学, 2021(01)