一、TMS320C54x DSP结构、原理及应用（论文文献综述）
王佳仪[1]（2021）在《FIR滤波算法在HXDSP1042上的实现与优化》文中认为作为数字信号处理领域的专用处理器,DSP被广泛应用于各种信号处理机上,由于其应用场景多为要求效率高且实时性高的场景,当前流行的多核、超长指令字、单指令流多数据流、超标量等技术使得DSP的体系结构也变得越来越复杂,普通用户很难编写出能够充分发挥处理器性能的软件。因此,如何充分发挥DSP的性能优势以及如何提高实时信号处理系统的开发效率已经成为焦点问题。本文的目标就是基于高性能HXDSP1042处理器平台对数字信号处理常用算法中的滤波算法进行实现与优化,使得滤波算法在该平台上的运行速率得到提升。对HXDSP1042平台上的滤波算法进行优化的关键就是提升代码对处理器、存储器等硬件的使用效率。本文针对上述问题,基于国产HXDSP1042进行深入研究,对其搭建的基本信号处理函数库中的滤波算法实施并行优化。基于HXDSP1042所搭载的硬件资源,主要从两个方面来对滤波算法进行优化处理:（1）算法级优化,本文采用了一种符合库函数原则且便于优化实现的通用滤波处理方法,能使得在不改变滤波结果的情况下大大减少滤波过程中无用的工作量,并对重复利用的数据采用宏间传输的方式进行传输,以降低数据访存的代价,提高滤波算法的执行效率。（2）代码级优化,主要通过并行优化设计方法实现,即特殊指令改编、循环展开以及加强指令并行来实现。其中特殊指令改写可达到减少代码量,提升程序执行效率的目的;循环展开主要是对循环操作进行优化,可提升每一轮循环时参与运算的数据个数,由此有效减少循环体执行的总次数:通过加强指令并行,可以对指令执行次序进行调整优化,从而减少流水线空转和等待时间,同时也让各个运算部件得到充分的运转。实验结果表明,经过优化后的滤波算法的理论运行时间和测试误差均达到了相应的库函数设计技术指标,即实际运行时间小于理论运行时间的1.5倍,并且测试结果的误差均在1e-7附近分布。通过将汇编优化前的串行滤波算法与汇编优化后的并行算法作比较,结果表明优化后的滤波算法函数平均加速比达到了24.62。最后,通过与高性能处理器TMS320C6678上相同功能的算法相比较,本文所研究的滤波算法的平均效率提升比达到了 5.47,在性能明显具有优势,即本文所提出的基于HXDSP1042架构对FIR滤波算法进行优化可使得滤波算法的计算性能得到明显提升,本文的工作成果对同平台其它的软件的优化工作有参考意义。
吴婧[2]（2021）在《基于多核DSP的XX星座载荷处理软件系统研究》文中研究指明随着微小卫星技术的不断发展,其成本低、轻量化、发射灵活等优势使其在军事、商业和科研领域均得到了广泛应用。载荷设备研制技术的提升使得星上数据量逐渐增长,例如卫星中应用了越来越多的高分辨率成像设备,使得星上图像数据量迅速增加。海量的数据对星上电子系统的数据处理和通信能力提出了更高的要求,传统的数据透传方案已经无法应对。因此在微小卫星星上资源有限的情况下,需要研制一个高性能星上载荷数据处理软件系统,同时由于星上软件具备严格的可靠性要求,本文采用裸机底层搭建系统的方式而不使用商用操作系统。本文基于某型号微小卫星星座载荷处理系统的项目研制需求,系统核心CPU采用TMS320C66x型号八核DSP,研究了一种无操作系统支撑的多核并行运算软件系统。首先对软件系统功能进行了划分,给出了针对八核DSP软件系统设计方案,针对方案中的多核并行运算架构,本文比较了目前使用较为广泛的主从模型和数据流模型,由于数据流模型对算法的可分割性要求较高,较难达到各核的均衡化。本文基于主从模型的思想,提出了一种针对并行运算从核的数据分割方法,实现了一种较为通用的多核并行运算架构。其次,为了完成本文系统架构中多核间的协同和通信功能,本文研究了IPC中断、共享存储查询、SYS/BIOS提供的核间通信模块等多种实现方式,前两者无需操作系统支撑,但功能不完善且对应用层开发者要求较高,后者则需要操作系统支撑。因此本文设计了一种基于消息队列的核间通信方式,结合数据包共享地址信息和队列的数据结构,实现了可变长度数据的核间传输,并为应用层开发者提供了相应的API,减少开发难度的同时还可以提高存储空间的利用率。同时,本文还对多核软件系统实现过程中的关键问题进行了研究,针对多核程序的烧写和引导过程,本文通过批处理的方式实现了多个编译程序文件的一键融合,通过主核二次引导的方式实现了多核的启动,也为多核DSP程序的在轨更新提供了可行方案。针对多核访存存在的冲突问题,本文提出了一种基于硬件信号量的访存冲突保护机制。最后基于图像处理算法应用对多核并行运算系统进行了整体运行测试,提出了基于DSP的程序优化策略,并对比了优化前后以及多核的运行耗时数据,验证了本文所研究的载荷处理多核并行软件系统能够满足系统对图像处理算法的运行需求,验证了各模块设计的有效性,使得载荷处理系统满足海量数据计算、并行减少耗时的需求,为后续更多星上数据的快速处理提供了实现思路。
苏彤[3]（2020）在《基于SIMD-DSP的LU分解算法的优化与实现》文中研究指明LU分解运算是密集型运算的经典算法,由于具有着广泛的应用范围和重要的应用价值,一直以来都处于核心地位。但是,当LU分解算法在SIMDDSP硬件平台上实现时仍会面临没有充分使用硬件运算单元与数据传输总线,内存访问冲突等问题,这些问题使得算法在硬件平台上的性能无法达到理想水平。由此可见,利用软件优化方法在硬件平台上实现LU分解依然值得研究。本课题基于国产SIMD架构的数字信号处理芯片BWDSP1042,设计具有高精度、高实时性的LU分解算法库。本文首先介绍了 BWDSP1042处理器的内核结构、流水线、内存空间分配与指令系统,深入理解硬件特点是优化与实现LU分解并行算法的前提。其次,阐述了C语言版LU分解函数的设计过程,构建了算法的主体框架与运行环境。最后研究了基于BWDWP1042的汇编版LU分解算法,消除了矩阵乘法运算过程中的非连续访存,充分利用硬件运算资源与数据传输总线,通过软件优化的方式,加快了循环中任务间的通信,减少了因通信带来的访存延时和访存冲突,进一步提升了LU分解算法的性能。本文给出了 LU分解算法研究的详细过程,并与主流高性能DSP芯片TMS320C6678内部函数库的运行周期和运行时间进行对比。在测试用例相对全面的情况下,对C语言版本和汇编版本函数进行测试,确保函数的正确性和可靠性。仿真与实验结果表明,在BWDSP1042平台实现的LU分解函数充分利用了 SIMD架构的特点挖掘算法的并行性,汇编版函数与串行版C函数相比,当矩阵点数为32*32时效率提升了 26.75倍,点数为64*64时效率提升了 34.61倍,点数为128*128时效率提升了 42.95倍。与TMS320C6678相比,当矩阵点数为128*128时,运行时间比接近内核频率比。C版函数与汇编版函数所有测试结果的误差均小于等于10-7数量级,远优于库函数设计指标要求的10-4数量级。该函数满足雷达实时信号处理领域对函数库高稳定、高精度以及高性能的工程需求。
赵校朋[4]（2020）在《基于DSP与FPGA的传声器阵列采集系统研究与设计》文中提出传声器阵列采集系统是声成像的基础,是噪声控制、故障诊断、低噪声设备研制等领域中的一个重要应用。受中国科学院声学研究所委托要求,本文研究设计了一款基于DSP与FPGA的传声器阵列采集系统。本文首先对传声器阵列采集技术进行了分析与研究,分析对比了几种重要的成像算法,对其应用场合、优缺点进行对比分析,最终采用了波束形成算法作为本设计的核心算法,并进行了相应的仿真分析。针对委托方提出的具体需求进行分析,采用低噪声MEMS麦克风传感器组成阵列,对外界声音信号进行采集;采用高精度ADC芯片ADI7768对64路音频信号进行同步采样与转换;采用低成本、高速FPGA芯片EP4CE10F17C7N设计相应的数据接口对转换后的大量数据进行接收与缓存;采用高性能、低功耗DSP芯片TMS320C6678对采集到的数据进行读取与成像处理;采用快速以太网PHY控制器88E1111实现数据的实时上传,以保证大流量数据的无阻塞传输。根据设计要求对硬件系统进行分析,并完成主要器件选型。根据分析以及选型结果进行了硬件系统的设计,包括原理图以及PCB图的绘制。并根据所绘制原理图,进行了程序部分的设计。本文对常见的波束形成算法进行了 MATLAB仿真,分析它们的优缺点,并选择LCMV算法进行改进。本文还分析了 FIR数字滤波器和按时间抽选的基2 FFT快速傅里叶变换,并进行了 MATLAB仿真,以验证其性能。通过MATLAB仿真证明,数字滤波器、快速傅里叶变换以及波束形成算法性能均满足设计要求。
聂春梅[5]（2020）在《复杂场景下的雷达杂波实时模拟》文中研究表明经过历代雷达工作者的努力,雷达相关产品性能日益提高,同时,这也对杂波模拟方面提出更高的要求。鉴于水陆结合、城乡交界、存在大型人造散射点等多种杂波类型共存区域的巨大的经济价值、军事价值及其电磁环境的多变性,对此类场景的杂波模拟日渐成为今后杂波模拟课题的重要目标和热点方向,也是杂波模拟领域的难点工作。本课题研究的重点是多种杂波类型共存的复杂场景下雷达杂波的快速模拟。基于复合高斯型杂波模型,笔者给出一种形状参数取值可为非（半）整数的复杂场景杂波模拟方法。文中采用DSP+FPGA架构,完成了满足大量杂波数据产生、处理与传输需求的高速模拟板的搭建工作;结合相关软件设计,形成了支持基于单一统计量的传统杂波模型以及K分布、Pareto分布等复合高斯型杂波模型的杂波快速模拟系统,测试结果表明系统具有良好的性能。针对复杂场景杂波特性过于复杂的问题,本文研究了复杂场景杂波组成类型,并对海杂波、地杂波及气象杂波特性进行简单介绍;重点分析了现有复杂场景杂波建模方法,总结相关适用特性及优缺点。在传统复合高斯型杂波模拟形状参数取值局限的基础上,提出对应解决方案,大量仿真实验证明该方案有效解决了复合高斯型杂波模型形状参数取值仅为（半）整数的问题,提高了复杂场景杂波模拟精准概率。文中给出详细的复杂场景杂波数据模拟流程,完成基于复合高斯型的复杂场景杂波建模。针对复杂场景杂波数据模拟速度过慢的问题,本文设计了以高性能DSP处理器TMS320C6678为核心的高速模拟板,模拟板内置FPGA及其他相关组件,其优越的处理性能,支持大批量杂波数据的实时模拟、处理与传输任务。基于SYS/BIOS的复杂场景下杂波模拟算法,针对性地提出多种本文算法设计过程中可用的实时性优化技巧,有效提高系统实时性能。结合高性能多核处理器的实际情况,针对复杂场景杂波模拟任务给出合理的设计方案。最后,基于本文设计系统完成各模块测试验证工作。重点测试数据传输模块的SRIO通信情况,杂波生成模块模拟K、Pareto等复合高斯型杂波数据的准确性与实时性能。基于IPIX实测数据验证了本文系统在模拟海杂波、地杂波并存的滨海域复杂场景下杂波数据的可行性。
杭慧陶[6]（2020）在《婴儿哭声检测报警系统的设计与实现》文中指出哭是婴儿的本能性反应,哭闹是婴儿表达感情、对外界刺激的重要方式,而且不同的哭声表示了不同的反应需求。随着物联网技术的快速发展,婴儿智能监护技术已经成为了人们研究的热点,婴儿哭声检测报警系统可以有效减少父母照顾婴儿的压力。本课题以数字信号处理器为核心,结合物联网模块实现了婴儿哭声信号的采集、处理、传输和报警信息推送。课题主要内容如下:1、对婴儿哭声报警系统进行需求分析,选定系统核心处理器、语音采集模块和物联网模块形成系统设计方案;2、系统硬件部分的设计以TMS320C5535为核心处理器,采用TLV320AIC3204语音编解码器采集语音,通过WH-NB73物联网模块实现网络通信,结合其他外围电路,完成了婴儿哭声检测报警系统的硬件平台组建;3、系统软件部分以简易的实时操作系统DSP/BIOS为平台,通过I2S接口将采集到的音频数据发送给DSP处理器,并通过优化的端点检测方法对音频信号进行端点检测;采用MFCC作为特征参数,通过HMM实现语音识别并由UART接口将识别结果发送给物联网模块,物联网模块通过透传云将报警信息推送给客户端;4、搭建测试环境,从功能和性能两个方面对婴儿哭声报警系统进行测试。实验表明改进的端点检测方法有效地提高了对婴儿哭声识别的正确率,对测试集的识别率达到95%;5、最后,对本系统进行总结和展望,肯定了本系统设计方案的可行性,并对婴儿哭声报警系统的后期改进和延伸做了分析。
王营芳[7]（2020）在《调频连续波雷达射频前端与基带板的研究》文中指出调频连续波雷达凭借其测量距离远、测量精度高、抗干扰能力强、使用灵活等特点,早期广泛的应用在军事领域。后来随着集成电路的快速发展,雷达的制造成本得以迅速降低,调频连续波雷达开始广泛应用于汽车防撞、机场跑道异物检测、小型民用无人机探测等民用行业。本文以调频连续波雷达探测小型民用无人机为背景,分别研究和设计了一款基带信号处理板与一款调频连续波雷达射频前端电路板。（1）采用DSP+FPGA构架,研究和设计了一款运算能力强、传输数据快的基带信号处理板。DSP芯片TMS320C6678运行速度高、运算能力强,可用于复杂函数的运算;FPGA芯片XC7K325TFFG900输入输出接口多、可编辑资源丰富,可用于逻辑控制、时序控制、数据传输以及预处理算法的实现。为DSP和FPGA分别配备4片和2片DDR3存储器芯片,从而分别提供4GB和2GB的存储空间。使用SRIO接口作为DSP与FPGA之间的数据快速传输接口,其数据传输速率最高可以达到20Gbps。对基带信号处理板的供电需求和上电时序要求进行分析,设计了电源电路。对基带信号处理板的时钟信号需求进行分析,设计了时钟电路。最后,完成了基带信号处理板的原理图和PCB版图的设计,并完成了实物的加工。该基带信号处理板具有高性能的运算能力和快速的数据传输能力,可以满足系统要求。（2）研究和设计了一款相位噪声低、输出功率高、探测距离远的调频连续波雷达射频前端电路板。该射频前端电路板主要包括发射机和接收机。选用锁相环作为发射机的频率源,并对其工作原理、噪声以及链路增益进行详细分析;选用零中频方案作为接收机的设计方案,并对接收机电路进行详细分析。本文设计了一款调频连续波雷达射频前端电路板,并将其发射机在ADIsim PLL软件中进行设计与仿真,由仿真结果可知,其环路带宽为264k Hz,相位裕度为45.75?,相位噪声为-85d Bc/Hz@10KHz,并且可以产生扫频带宽为50MHz、扫频时间为200us的锯齿波形调频连续波信号。对该射频前端电路板进行加工与测试,测试结果表明,该射频前端电路板可以产生所需要的锯齿波形调频连续波信号,然而,输出功率较低,仅为-0.29d Bm。为了提高射频前端电路板的输出信号功率,增加了功率放大方案,并设计了上电时序控制电路。最后,将最终射频前端电路板进行加工和测试,测试结果表明,该射频前端电路板的输出功率可以达到31.55d Bm,满足设计的各项指标。本次设计的基带信号处理板不仅可以用于探测小型民用无人机的调频连续波雷达,还可以用于车载雷达、手势识别、图像处理等应用中,具有很强的通用性。同样,本次设计的射频前端电路板不仅可以用于探测小型民用无人机,还为液位测量、自动驾驶、机场跑道异物检测提供了实现方案。
杨柳[8]（2020）在《基于C66x-DSP的行人实时检测优化与实现》文中进行了进一步梳理行人检测一直是计算机视觉领域中的研究重点和热点,是许多场合应用的重要基础技术,在智能视频监控、VR（Virtual Reality）及机器人等领域中,具有广泛的应用背景。但大多数的行人检测算法都是在PC平台下设计完成的,工程实用性弱,并且随着图像处理技术的高速发展,视频序列的处理任务在大多数硬件平台上的实时性仍不能满足需求。TI公司的TMS320C66x系列嵌入式DSP处理器具有强大的信号处理能力和高速并行处理能力,在视频的实时处理方面具有独特优势,是行人检测算法硬件实现的优秀平台。本课题选择TI公司的TMS320C6657芯片,并在对应的DSP开发板上实现了视频序列中的行人实时检测。本设计主要对摄像头固定情况下的视频中的行人检测技术进行相关研究。在检测算法上,针对传统方法中采用滑动窗口检测时存在识别慢、效率低的缺点,根据相关应用场景,利用行人总是在运动这个先验信息,设计了Vibe（Visual Background Extractor）背景建模结合方向梯度直方图（HOG）和支持向量机（SVM）的行人目标检测方法。该方法先采用Vibe背景建模算法获取视频中的前景图像,并对前景区域进行腐蚀、膨胀等形态学操作,提取最终的感兴趣区域;在此基础上,利用基于HOG特征和SVM统计分类的行人检测算法,对提取出来的感兴趣目标区域进行检测,标记出行人目标。算法在DSP上的优化实现中,首先针对DSP的编程特点,编排和重写PC平台上的行人检测算法,实现算法的嵌入式DSP平台移植。然后,利用DSP平台独有的各种优化技术,包括系统级的编译器优化、Cache缓存优化,以及模块级的软件流水、内联函数优化和VLIB库等手段,在确保检测精度的同时,充分挖掘优化资源提高检测速度。实验结果表明,该行人检测系统在嵌入式DSP平台能够较为精确的对行人进行检测,优化后的检测系统可实现分辨率为768×576视频图像的行人24f/s实时检测,具有一定的工程实用价值。
李意弦[9]（2020）在《基于C66x的HEVC视频编码优化技术研究》文中认为随着视频技术的发展与应用,人们对视频图像的质量与分辨率的要求越来越高,但是主流视频编码如H.264等的压缩性能难以满足人们的需求。高效视频编码HEVC（High Efficient Video Coding）是由ITU-T VCEG继H.264之后制定的新一带编码标准,HEVC继承了H.264的编码框架,增加了多项新技术。在相同图像质量条件下,HEVC码流大小仅为H.264的一半。但是HEVC在新技术引入的同时,算法复杂度急剧增长,编码效率难以满足实际工程应用。嵌入式DSP芯片作为专门的数字信号处理芯片,其在数字信号处理方面具有强大的优势。本文主要研究基于TI公司的高性能多核C66x-DSP开展HEVC视频编码优化工作,以提升HEVC编码算法在DSP平台上的实时性。本文的研究工作主要包括四个方面:基于C66x的HEVC单核编码系统搭建、HEVC算法优化、多核并行实现与DSP平台优化技术应用。（1）搭建基于SYS/BIOS实时操作系统的多核应用工程,将HEVC开源工程homer-HEVC移植到DSP平台。PC端的算法工程在DSP开发环境中存在兼容性问题,因此需要对不兼容部分进行调整或替换。（2）深入研究了HEVC中的核心技术,从算法层面对现有编码模型进行加速和优化,降低编码算法复杂度。HEVC编码器为了寻找最佳编码尺寸,使用了大量的迭代与递归以确保编码后的代价最低。此类编码模式虽能得到最佳的编码性能,但也牺牲了大量的编码效率。大量研究证明,视频中的时域以及空域相邻区域存在着强烈的相关性,并具有类似的编码行为。因此可利用此类相似性对HEVC算法进行改进,减少不必要的迭代和递归,在编码性能损失极少的条件下提升编码效率。（3）研究DSP平台下的HEVC算法多核并行。TI公司的TMS320C6678具有八个CPU内核,其中一个内核用于管理系统,其他核用于并行编码。为了实现并行,需要保证DSP处理的数据不存在依赖关系,为此修改了HEVC算法框架以实现并行处理。（4）通过DSP平台下的高效优化技术对HEVC算法进行优化,进一步提升编码效率。系统级优化能够使数据靠近CPU,降低数据访问时间消耗;模块级优化能够提高指令执行的软件流水,在单个周期内执行更多的指令。本文的面向C66x-DSP平台HEVC视频编码系统,通过多种优化技术,其编码效率显着提升,优化后的编码效率相较于未优化系统普遍提升了数十倍,实现了对标清视频的实时编码。
杨志成[10]（2020）在《针对DSP处理器的逆向工程关键技术研究》文中指出随着信息技术的飞速发展和处理器漏洞的频繁出现,通用处理器安全问题逐渐引起人们的广泛关注。数字信号处理器（Digital signal processor,DSP）作为数字信号处理领域的专用处理器,被广泛应用于通信、精确导航、自动控制等重要领域,而对其安全性的研究却是少之又少。目前,针对DSP处理器开展安全问题研究的主要困难在于缺少针对DSP处理器的逆向工程手段,此外,DSP处理器会存在何种安全问题仍是未知。在此背景下,我们根据DSP处理器的特点,提出了适用于DSP处理器的逆向工程技术,即为反汇编技术。同时,针对未公开指令,这一存在于通用处理器的安全问题,对DSP处理器进行安全性研究。本论文的主要工作如下:（1）提出了适用于DSP处理器的逆向工程技术框架:本文研究了现有的针对通用处理器的反汇编技术,结合DSP处理器的体系结构特点,提出了适用于DSP处理器的逆向工程技术框架,该框架的提出,能对DSP处理器的逆向研究提供一定的参考作用。（2）建立了基于TMS320C64x/C64x+指令系统的逆向工程工具:根据本文提出的DSP处理器的逆向工程技术框架,建立了基于TMS320C64x/C64x+指令系统的逆向工程工具,并对其进行了可靠性测试。本工具分为三个部分:数据处理模块、数据库、反汇编模块。在数据处理模块中,我们提出了程序段的确立方法。我们通过研究TMS320C64x/C64x+指令集,提出了高效的指令集数据库建立方法。在反汇编模块中,我们给出了指令翻译的具体方法及步骤。通过本工具,我们可以完成从机器码到汇编指令的反汇编工作。最后经过实验验证,本工具能到达较优的反汇编效果。（3）提出了适用于DSP处理器的未公开指令搜索方法:在逆向工程工具的支持下,提出了面向DSP处理器的未公开指令搜索方法。该方法通过识别指令格式,跳过指令中的低效率部分,来减少指令的搜索空间,大大提高了工作效率。通过这种搜索方法,我们找到了处理器中存在的未公开指令,并结合机器码的结构,对未公开指令的结构进行分析,给出了其机器码的构成。
二、TMS320C54x DSP结构、原理及应用（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、TMS320C54x DSP结构、原理及应用（论文提纲范文）
（1）FIR滤波算法在HXDSP1042上的实现与优化（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 1 绪论 |
| 1.1 研究背景与意义 |
| 1.2 国内外研究现状 |
| 1.3 研究内容及思路 |
| 2 关键技术及理论分析 |
| 2.1 HXDSP1042 体系架构 |
| 2.1.1 HXDSP1042 概述 |
| 2.1.2 存储器及寄存器 |
| 2.1.3 内核运算单元 |
| 2.1.4 HXDSP1042 仿真环境 |
| 2.1.5 指令系统与汇编规则 |
| 2.2 有限冲击响应滤波器(FIR)算法原理分析 |
| 2.3 本章小结 |
| 3 基于HXSDP1042 的滤波算法设计 |
| 3.1 HXDSP1042 的库函数 |
| 3.2 经典滤波算法与硬件特性相结合 |
| 3.3 基于HXDSP1042的FIR算法设计过程 |
| 3.3.1 接口定义与说明 |
| 3.3.2 寄存器传递参数 |
| 3.3.3 对HXDSP1042 进行压栈保护与复位 |
| 3.4 优化算法的技术指标 |
| 3.4.1 理论运行时间的计算方法 |
| 3.4.2 滤波算法的理论运行时间 |
| 3.5 本章小结 |
| 4 基于HXDSP1042 的滤波算法优化研究 |
| 4.1 基于HXDSP1042的FIR算法优化策略 |
| 4.2 算法级优化 |
| 4.3 代码级优化 |
| 4.3.1 特殊指令改写 |
| 4.3.2 循环展开 |
| 4.3.3 加强指令并行 |
| 4.4 基于HXDSP1042的FIR算法实现与优化 |
| 4.4.1 FIR算法优化的核心 |
| 4.4.2 循环准备期的优化 |
| 4.4.3 循环体的优化 |
| 4.5 本章小结 |
| 5 实验结果及分析 |
| 5.1 算法正确性测试策略 |
| 5.2 优化后滤波算法的功能测试 |
| 5.3 优化后滤波算法的性能测试 |
| 5.3.1 FIR算法的理论周期与优化后的实际周期数对比 |
| 5.3.2 FIR算法优化前后的加速比 |
| 5.3.3 本课题研究的 FIR 算法与其他主流芯片内的 FIR 算法对比 |
| 5.4 本章小结 |
| 6 结论与展望 |
| 6.1 本文工作总结 |
| 6.2 未来工作展望 |
| 致谢 |
| 参考文献 |
| 附录 |
| 攻读硕士学位期间发表的论文 |
| 攻读硕士学位期间的获奖情况 |
| 攻读硕士学位期间参加的科研项目 |
（2）基于多核DSP的XX星座载荷处理软件系统研究（论文提纲范文）
| 致谢 |
| 摘要 |
| Abstract |
| 1.绪论 |
| 1.1 论文的研究背景及意义 |
| 1.1.1 研究背景 |
| 1.1.2 研究意义 |
| 1.2 国内外研究现状 |
| 1.2.1 多核DSP软件系统的研究现状 |
| 1.2.2 多核DSP在卫星领域的应用现状 |
| 1.3 论文研究内容和章节安排 |
| 1.4 论文的创新点 |
| 2.星座载荷处理系统的多核架构及软件框架设计 |
| 2.1 星座载荷处理系统硬件平台分析 |
| 2.2 TMS320C66x DSP硬件性能介绍 |
| 2.2.1 多核DSP简介 |
| 2.2.2 Keystone架构及内核性能分析 |
| 2.2.3 外围接口性能分析 |
| 2.3 基于星座载荷处理的DSP软件设计 |
| 2.3.1 软件需求分析 |
| 2.3.2 软件功能布局 |
| 2.3.3 软件模块化分层设计 |
| 2.4 本章小结 |
| 3.系统底层封装及高速数据传输 |
| 3.1 底层配置及封装 |
| 3.1.1 C66x内核时钟模块配置 |
| 3.1.2 DDR3 存储器初始化配置 |
| 3.2 高速SRIO接口的数据传输研究 |
| 3.2.1 SRIO通信协议与数据包结构分析 |
| 3.2.2 通信模式的设计与软件配置 |
| 3.3 EMIF16 接口通信设计和实现 |
| 3.3.1 硬件接口模块信号特征 |
| 3.3.2 通信软件设计与实现 |
| 3.4 本章小结 |
| 4.基于并行运算的多核软件系统实现 |
| 4.1 多核系统软件并行模型 |
| 4.1.1 并行编程模型概述 |
| 4.1.2 主从模型 |
| 4.1.3 数据流模型 |
| 4.1.4 星座载荷处理系统并行模式设计 |
| 4.2 核间同步与通信机制研究 |
| 4.2.1 IPC中断通信机制 |
| 4.2.2 基于SYS/BIOS的消息机制 |
| 4.2.3 共享存储区域查询机制 |
| 4.2.4 基于消息队列的核间通信方式研究与应用 |
| 4.3 多核存储空间布局及冲突保护机制 |
| 4.3.1 多核存储空间配置与布局 |
| 4.3.2 基于硬件信号量的访存保护机制 |
| 4.4 多核程序固化及上电同步研究 |
| 4.4.1 多核程序加载原理 |
| 4.4.2 多核程序融合 |
| 4.4.3 多核程序加载思路及实现 |
| 4.4.4 程序可靠性与可维护性 |
| 4.5 本章小结 |
| 5.基于图像应用的多核系统运行实现及性能验证 |
| 5.1 星上图像处理算法及系统运行流程 |
| 5.1.1 星上舰船目标识别算法及目标分析 |
| 5.1.2 星上载荷数据处理系统运行流程 |
| 5.2 软件优化方法及实验结果分析 |
| 5.2.1 软件优化方法 |
| 5.2.2 相机载荷图像处理系统结果分析 |
| 5.3 本章小结 |
| 6.总结与展望 |
| 6.1 工作总结 |
| 6.2 后续工作展望 |
| 参考文献 |
| 作者简历及在学期间所取得的科研成果 |
（3）基于SIMD-DSP的LU分解算法的优化与实现（论文提纲范文）
| 摘要 |
| abstract |
| 1 绪论 |
| 1.1 课题研究背景及意义 |
| 1.2 研究现状 |
| 1.2.1 现有SIMD_DSP对并行运算的支持 |
| 1.2.2 LU分解算法在硬件平台中研究现状 |
| 1.3 本文主要工作与组织结构 |
| 2 关键技术及理论研究 |
| 2.1 BWDSP1042处理器 |
| 2.1.1 eC104+内核结构 |
| 2.1.2 BWDSP1042流水线 |
| 2.1.3 BWDSP1042指令系统 |
| 2.1.4 BWDSP1042内存空间分配 |
| 2.2 LU分解算法原理分析 |
| 2.3 本章小结 |
| 3 基于C函数库的LU分解算法设计 |
| 3.1 库函数设计 |
| 3.1.1 库函数设计内容 |
| 3.1.2 库函数设计指标 |
| 3.1.3 库函数设计流程 |
| 3.1.4 库函数编码规范 |
| 3.2 C语言版LU矩阵分解函数设计过程 |
| 3.3 LU矩阵分解函数C程序的仿真与验证 |
| 3.3.1 实验环境搭建 |
| 3.3.2 仿真结果与分析 |
| 3.4 本章小结 |
| 4 基于BWDSP1042 的汇编版LU分解算法优化 |
| 4.1 LU分解算法在BWDWP1042 中的优化 |
| 4.1.1 LU矩阵分解并行算法设计 |
| 4.1.2 LU矩阵分解在BWDSP1042 中的实现 |
| 4.2 LU矩阵分解函数在ECS中的编写与调用 |
| 4.3 LU矩阵分解算法理论周期与实际周期数 |
| 4.4 本课题LU矩阵分解算法与TMS320C6678内LU矩阵分解算法对比 |
| 4.4.1 周期与时间 |
| 4.4.2 误差 |
| 4.5 本章小结 |
| 5 结论与展望 |
| 5.1 结论 |
| 5.2 展望 |
| 致谢 |
| 参考文献 |
| 附录 |
（4）基于DSP与FPGA的传声器阵列采集系统研究与设计（论文提纲范文）
| 摘要 |
| Abstract |
| 变量注释表 |
| 1 绪论 |
| 1.1 课题研究背景与意义 |
| 1.2 课题国内外研究现状 |
| 1.3 课题研究目的与内容 |
| 2 声音信号分析及定位算法简介 |
| 2.1 声音信号分析 |
| 2.2 声源定位原理简介 |
| 2.3 定位原理比较 |
| 2.4 传声器阵列对声源定位的影响 |
| 2.5 本章小结 |
| 3 常见波束形成算法研究 |
| 3.1 常规可控波束形成法 |
| 3.2 最小方差无失真响应波束形成器 |
| 3.3 线性约束最小方差波束形成器 |
| 3.4 本章小结 |
| 4 系统硬件设计 |
| 4.1 系统主要器件选型及整体硬件电路设计 |
| 4.2 系统电源电路设计 |
| 4.3 信号采集与调理电路设计 |
| 4.4 信号处理电路设计 |
| 4.5 通信电路设计 |
| 4.6 本章小结 |
| 5 系统软件设计 |
| 5.1 系统主程序设计 |
| 5.2 FPGA程序设计 |
| 5.3 DSP程序设计 |
| 5.4 本章小结 |
| 6 实验与分析 |
| 6.1 实验结果与分析 |
| 6.2 本章小结 |
| 7 总结与展望 |
| 7.1 总结 |
| 7.2 展望 |
| 参考文献 |
| 附录 |
| 作者简历 |
| 致谢 |
| 学位论文数据集 |
（5）复杂场景下的雷达杂波实时模拟（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 符号对照表 |
| 缩略语对照表 |
| 第一章 绪论 |
| 1.1 研究背景与意义 |
| 1.2 国内外研究现状 |
| 1.2.1 复杂场景下杂波模拟研究现状 |
| 1.2.2 雷达杂波模拟系统研究现状 |
| 1.3 本文工作与安排 |
| 第二章 复杂场景杂波分析与建模 |
| 2.1 复杂场景杂波组成类型 |
| 2.1.1 海杂波 |
| 2.1.2 地杂波 |
| 2.1.3 气象杂波 |
| 2.2 复杂场景杂波常用建模方法分析 |
| 2.3 基于复合高斯型的复杂场景杂波建模 |
| 2.3.1 传统复合高斯型杂波建模 |
| 2.3.2 任意参数复合高斯型杂波建模 |
| 2.3.3 算法对比分析 |
| 2.4 复杂场景杂波数据产生流程 |
| 2.5 本章小结 |
| 第三章 模拟系统的方案设计 |
| 3.1 总体方案 |
| 3.1.1 模拟板硬件设计 |
| 3.1.2 功能模块划分 |
| 3.2 系统性能分析 |
| 3.2.1 主要性能指标 |
| 3.2.2 核心指标可行性分析 |
| 3.3 主要模块设计 |
| 3.3.1 杂波生成模块 |
| 3.3.2 数据传输模块 |
| 3.4 本章小结 |
| 第四章 模拟系统的软件设计与实现 |
| 4.1 开发平台与环境 |
| 4.1.1 TMS320C6678处理器 |
| 4.1.2 SYS/BIOS实时操作系统 |
| 4.2 系统开发流程 |
| 4.3 多核设计 |
| 4.3.1 多核任务分配 |
| 4.3.2 多核通信设计 |
| 4.4 软件实现 |
| 4.4.1 程序并行处理 |
| 4.4.2 软件线程设计 |
| 4.5 SYS/BIOS优化设计 |
| 4.6 本章小结 |
| 第五章 雷达杂波模拟系统的测试与验证 |
| 5.1 数据传输模块测试 |
| 5.2 传统杂波模拟测试 |
| 5.2.1 相关Rayleigh杂波 |
| 5.2.2 相关Log-normal杂波 |
| 5.2.3 相关Weibull杂波 |
| 5.3 复合型杂波模拟测试 |
| 5.3.1 相关K分布杂波 |
| 5.3.2 相关Pareto分布杂波 |
| 5.4 与实测数据对比分析 |
| 5.5 本章小结 |
| 第六章 结论与展望 |
| 6.1 研究结论 |
| 6.2 研究展望 |
| 参考文献 |
| 致谢 |
| 作者简介 |
（6）婴儿哭声检测报警系统的设计与实现（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第一章 绪论 |
| 1.1 研究背景、目的及其意义 |
| 1.2 国内外研究的现状和发展趋势 |
| 1.2.1 国内外研究的现状 |
| 1.2.2 研究的发展趋势 |
| 1.3 课题研究内容以及结构安排 |
| 第二章 系统的设计和论证 |
| 2.1 系统的整体设计方案 |
| 2.2 核心处理器的选型及操作系统介绍 |
| 2.2.1 核心处理器的选型 |
| 2.2.2 操作系统的介绍 |
| 2.3 婴儿哭声信号的前端处理 |
| 2.3.1 信号的预处理 |
| 2.3.2 婴儿哭声信号的特征参数提取 |
| 2.4 基于HMM的婴儿哭声识别算法 |
| 2.4.1 HMM的定义 |
| 2.4.2 HMM模型的三个基本问题以及解决办法 |
| 2.5 NB-IoT技术 |
| 2.5.1 NB-IoT网络架构 |
| 2.5.2 NB-IoT技术特点 |
| 2.5.3 WH-NB73的透传云平台 |
| 2.6 本章小结 |
| 第三章 系统的硬件设计 |
| 3.1 硬件设计总体框架 |
| 3.2 语音处理模块 |
| 3.2.1 DSP处理器模块电路设计 |
| 3.2.2 DSP电源电路设计 |
| 3.2.3 时钟电路设计 |
| 3.2.4 JTAG接口电路设计 |
| 3.2.5 外扩程序存储器电路设计 |
| 3.3 语音采集模块 |
| 3.4 通信模块 |
| 3.4.1 WH-NB73模块总体设计电路 |
| 3.4.2 UART接口设计电路 |
| 3.4.3 复位控制和恢复出厂设置控制电路 |
| 3.5 系统的PCB设计 |
| 3.6 本章小结 |
| 第四章 系统的软件设计 |
| 4.1 软件设计总体框架 |
| 4.2 开发环境与开发工具 |
| 4.3 系统工程的搭建 |
| 4.3.1 DSP/BIOS工程的创建与配置 |
| 4.3.2 DSP/BIOS启动顺序 |
| 4.4 系统应用程序的设计 |
| 4.4.1 语音采集模块的设计 |
| 4.4.2 语音处理模块的设计 |
| 4.4.3 网络通信模块的设计 |
| 4.5 客户端应用开发设计 |
| 4.6 本章小结 |
| 第五章 系统测试 |
| 5.1 测试方法 |
| 5.2 系统功能测试 |
| 5.3 系统性能测试 |
| 5.3.1 模板训练以及对测试集的识别 |
| 5.3.2 性能测试过程及讨论 |
| 5.4 本章小结 |
| 第六章 结论与展望 |
| 6.1 结论 |
| 6.2 展望 |
| 参考文献 |
| 致谢 |
| 作者简介 |
| 1 作者简历 |
| 2 发明专利 |
| 学位论文数据集 |
（7）调频连续波雷达射频前端与基带板的研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 符号对照表 |
| 缩略语对照表 |
| 第一章 绪论 |
| 1.1 研究背景与意义 |
| 1.2 国内外研究现状 |
| 1.2.1 调频连续波雷达国内外研究现状 |
| 1.2.2 基带板国内外研究现状 |
| 1.2.3 射频板国内外研究现状 |
| 1.3 论文的主要工作 |
| 第二章 调频连续波雷达的理论分析 |
| 2.1 调频连续波雷达系统结构 |
| 2.2 调频连续波雷达的工作原理 |
| 2.2.1 测距测速理论分析 |
| 2.2.2 测角理论分析 |
| 2.3 射频前端频率源的工作原理 |
| 2.3.1 锁相环工作原理分析 |
| 2.3.2 链路计算与噪声分析 |
| 2.4 本章小结 |
| 第三章 基带信号处理板的研究与设计 |
| 3.1 基带板总体方案的研究与设计 |
| 3.1.1 基带板基本技术指标 |
| 3.1.2 基带板的总体方案 |
| 3.2 芯片选型 |
| 3.2.1 DSP的选型 |
| 3.2.2 FPGA的选型 |
| 3.2.3 其它芯片的选型 |
| 3.3 系统电源的分析与设计 |
| 3.3.1 系统功耗分析 |
| 3.3.2 电源电路的研究与设计 |
| 3.4 时钟电路的分析与设计 |
| 3.4.1 时钟信号需求分析 |
| 3.4.2 时钟芯片选型 |
| 3.4.3 时钟电路设计 |
| 3.5 基带信号处理板的设计与测试 |
| 3.5.1 基带板的设计与实现 |
| 3.5.2 电源电路的调试与测试 |
| 3.6 本章小结 |
| 第四章 调频连续波雷达射频前端的研究与设计 |
| 4.1 射频前端总体方案的研究与设计 |
| 4.1.1 射频前端技术指标分析 |
| 4.1.2 射频前端的总体方案 |
| 4.2 射频前端发射机的研究与设计 |
| 4.2.1 频率源器件选型 |
| 4.2.2 锁相环链路的仿真与设计 |
| 4.3 发射机功率放大部分的研究与设计 |
| 4.3.1 驱动放大器芯片选型 |
| 4.3.2 功率放大器芯片选型 |
| 4.3.3 上电时序控制电路的设计与仿真 |
| 4.4 射频前端接收机的研究与设计 |
| 4.4.1 接收机系统方案 |
| 4.4.2 下变频芯片选型 |
| 4.5 收发机芯片配置程序的设计与实现 |
| 4.6 射频前端的版图设计与实物测试 |
| 4.6.1 功分器设计 |
| 4.6.2 第一块射频前端电路板的设计与测试 |
| 4.6.3 第二块射频前端电路板的设计与测试 |
| 4.7 本章小结 |
| 第五章 总结与展望 |
| 5.1 工作总结 |
| 5.2 不足与展望 |
| 参考文献 |
| 致谢 |
| 作者简介 |
（8）基于C66x-DSP的行人实时检测优化与实现（论文提纲范文）
| 摘要 |
| abstract |
| 1 绪论 |
| 1.1 引言 |
| 1.2 课题研究背景与意义 |
| 1.3 行人检测技术研究现状 |
| 1.4 DSP平台的现状及趋势 |
| 1.5 论文主要内容和章节安排 |
| 2 行人检测系统设计 |
| 2.1 系统硬件平台 |
| 2.2 系统软件开发设计 |
| 2.2.1 集成开发环境CCS |
| 2.2.2 软件系统开发框架 |
| 2.2.3 多核处理模型 |
| 2.3 行人检测系统 |
| 2.4 本章小结 |
| 3 行人检测算法研究与设计 |
| 3.1 行人检测算法系统设计 |
| 3.2 行人检测数据集 |
| 3.3 运动目标检测算法 |
| 3.3.1 运动目标检测常用算法 |
| 3.3.2 Vibe算法 |
| 3.4 感兴趣区域的提取 |
| 3.4.1 形态学处理 |
| 3.4.2 感兴趣区域的获取 |
| 3.5 基于HOG+SVM的感兴趣区域行人检测 |
| 3.5.1 HOG特征提取 |
| 3.5.2 SVM特征分类 |
| 3.6 PC环境下行人检测 |
| 3.6.1 试验性能评价指标 |
| 3.6.2 检测效果分析 |
| 3.7 本章小结 |
| 4 行人检测算法在DSP平台的移植与优化 |
| 4.1 DSP平台下的行人检测实现 |
| 4.1.1 基于SYS/BIOS的实时操作系统设计 |
| 4.1.2 行人检测算法移植 |
| 4.2 DSP平台下的行人检测优化 |
| 4.2.1 CCS编译器优化 |
| 4.2.2 软件流水 |
| 4.2.3 Cache缓存优化 |
| 4.2.4 关键字的使用和循环展开优化 |
| 4.2.5 使用内联函数 |
| 4.2.6 VLIB库加速算法优化 |
| 4.3 本章小结 |
| 5 实验测试与分析 |
| 5.1 DSP实验平台搭建 |
| 5.2 检测结果分析 |
| 5.3 检测效率分析 |
| 5.4 本章小结 |
| 6 总结与展望 |
| 6.1 论文总结 |
| 6.2 不足与展望 |
| 致谢 |
| 参考文献 |
| 攻读学位期间取得的研究成果 |
（9）基于C66x的HEVC视频编码优化技术研究（论文提纲范文）
| 摘要 |
| abstract |
| 1 绪论 |
| 1.1 课题的研究背景及意义 |
| 1.2 国内外研究现状 |
| 1.2.1 视频编码标准的发展历程 |
| 1.2.2 HEVC研究现状 |
| 1.3 DSP平台的发展现状与趋势 |
| 1.4 论文主要内容及组织安排 |
| 2 基于C66x-DSP的视频编码系统设计 |
| 2.1 多核DSP平台 |
| 2.2 软件开发框架 |
| 2.2.1 软件开发套件MCSDK |
| 2.2.2 SYS/BIOS实时操作系统 |
| 2.3 以太网通信模块 |
| 2.3.1 千兆以太网硬件结构 |
| 2.3.2 以太网软件设计方案 |
| 2.4 HEVC视频编码技术 |
| 2.4.1 编码结构 |
| 2.4.2 预测编码 |
| 2.4.3 变换和量化 |
| 2.5 系统设计 |
| 2.6 本章小结 |
| 3 HEVC视频编码优化 |
| 3.1 预测编码优化概述 |
| 3.2 帧内编码优化 |
| 3.2.1 深度估计 |
| 3.2.2 模式筛选 |
| 3.2.3 帧内编码优化效果 |
| 3.3 帧间编码优化 |
| 3.3.1 基于模式信息的提前终止划分 |
| 3.3.2 模式选择优化 |
| 3.3.3 帧间编码优化效果 |
| 3.4 本章小结 |
| 4 多核DSP并行实现及平台优化 |
| 4.1 HEVC并行策略 |
| 4.2 核间通信 |
| 4.2.1 数据迁移 |
| 4.2.2 IPC核间通信 |
| 4.3 多核并行处理 |
| 4.3.1 并行处理模型 |
| 4.3.2 多核并行处理实现 |
| 4.4 DSP平台优化 |
| 4.4.1 优化概述 |
| 4.4.2 系统级优化 |
| 4.4.3 模块级优化 |
| 4.4.4 线性汇编优化 |
| 4.4.5 其他优化方法 |
| 4.5 本章小结 |
| 5 系统优化效果及分析 |
| 5.1 软硬件平台搭建 |
| 5.2 优化效果与分析 |
| 5.3 本章小结 |
| 6 总结与展望 |
| 6.1 全文总结 |
| 6.2 不足与展望 |
| 致谢 |
| 参考文献 |
| 攻读学位期间取得的研究成果 |
（10）针对DSP处理器的逆向工程关键技术研究（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 课题研究背景与研究意义 |
| 1.2 国内外研究现状 |
| 1.3 本文的研究内容及结构安排 |
| 第二章 DSP开发流程和指令系统介绍 |
| 2.1 DSP正向开发 |
| 2.1.1 TI DSP软件开发流程 |
| 2.1.2 DSP软件开发中所涉及的输入输出文件 |
| 2.1.3 DSP的启动过程 |
| 2.1.4 启动数据的生成 |
| 2.1.5 逆向工程目标选取的讨论 |
| 2.2 指令系统 |
| 2.2.1 指令系统概述 |
| 2.2.2 DSP体系结构及反汇编方法分析 |
| 2.3 本章小结 |
| 第三章 DSP逆向工程工具 |
| 3.1 DSP逆向工程工作流程 |
| 3.1.1 数据库 |
| 3.1.2 数据处理模块 |
| 3.1.3 反汇编模块 |
| 3.2 基于TMS320C64x\64x+处理器的逆向工程工具链 |
| 3.2.1 TMS320C64x\64x+型号处理器的介绍 |
| 3.2.2 基于TMS320C64x\64x+指令系统的数据库建立 |
| 3.2.3 C64x+紧凑汇编指令表头 |
| 3.2.4 基于TMS320C64x\64x+数据库的反汇编算法 |
| 3.3 基于TMS320C64x\64x+处理器的逆向工程工具评估 |
| 3.3.1 定性分析 |
| 3.3.2 定量分析 |
| 3.4 本章小结 |
| 第四章 DSP处理器未公开指令搜索方法 |
| 4.1 未公开指令搜索 |
| 4.1.1 未公开指令的定义 |
| 4.1.2 通用处理器的未公开指令研究现状及方法 |
| 4.2 DSP处理器的未公开指令搜索框架 |
| 4.2.1 DSP处理器未公开指令搜索面临的问题 |
| 4.2.2 DSP处理器的未公开指令搜索框架的建立 |
| 4.3 实验与讨论 |
| 4.4 本章小结 |
| 第五章 总结与展望 |
| 5.1 总结 |
| 5.2 展望 |
| 致谢 |
| 参考文献 |
| 攻读硕士学位期间取得的成果 |
四、TMS320C54x DSP结构、原理及应用（论文参考文献）
- [1]FIR滤波算法在HXDSP1042上的实现与优化[D]. 王佳仪. 西安科技大学, 2021(02)
- [2]基于多核DSP的XX星座载荷处理软件系统研究[D]. 吴婧. 浙江大学, 2021(01)
- [3]基于SIMD-DSP的LU分解算法的优化与实现[D]. 苏彤. 西安科技大学, 2020(01)
- [4]基于DSP与FPGA的传声器阵列采集系统研究与设计[D]. 赵校朋. 山东科技大学, 2020(06)
- [5]复杂场景下的雷达杂波实时模拟[D]. 聂春梅. 西安电子科技大学, 2020(05)
- [6]婴儿哭声检测报警系统的设计与实现[D]. 杭慧陶. 浙江工业大学, 2020(02)
- [7]调频连续波雷达射频前端与基带板的研究[D]. 王营芳. 西安电子科技大学, 2020(05)
- [8]基于C66x-DSP的行人实时检测优化与实现[D]. 杨柳. 西南科技大学, 2020(08)
- [9]基于C66x的HEVC视频编码优化技术研究[D]. 李意弦. 西南科技大学, 2020(08)
- [10]针对DSP处理器的逆向工程关键技术研究[D]. 杨志成. 电子科技大学, 2020(07)