一、设计移动电子产品时如何选择快闪存储器（论文文献综述）
肖堃[1]（2019）在《嵌入式系统安全可信运行环境研究》文中指出随着嵌入式系统的应用领域不断扩大,其重要性越来越凸显,同时因为网络连接的便捷性,网络攻防的热点正在向嵌入式系统转换。随着众多黑客纷纷将攻击目标转向嵌入式系统,其应对安全威胁能力不足的缺陷也逐渐显现出来。在对不同应用领域中嵌入式系统的安全性研究进行总结后,可以发现可信运行环境是提高嵌入式系统安全性比较有效的解决方案。但是当前的研究不管是可信运行环境的构建技术,可信运行环境提供的安全服务还是基于可信运行环境的系统安全增强方案等都还存在着不足之处,导致可信运行环境在应用中仍然存在着安全风险。针对上述问题,本文全面分析并总结了可信运行环境在信任根、信任链传递、隔离性以及可信操作系统安全缺陷等方面存在的安全挑战,提出了安全增强的可信运行环境架构。并针对可同时防御物理攻击和软件攻击的信任根、在TrustZone监控模式程序中提供主动防御能力、建立可信操作系统内核的安全模型、基于安全模型设计内核、基于微内核架构设计操作系统系统服务、对不可信的密码软件进行安全性分析、神经网络计算的可信性保证、基于可信运行环境的系统安全方案等关键问题,分别提出了相应的解决方案。最终,形成了一套可信运行环境中基础软件开发和针对部分关键机制或关键软件安全性进行形式化分析与验证的框架,还基于基础软件形成了应用系统,并在实验平台上实现了原型系统的开发和实验评估。结果表明,所设计的安全增强的可信运行环境在功能、性能和安全性方面可以满足嵌入式系统的需求;所设计的入侵检测系统能够有效识别网络攻击,实现系统的主动防御。本文的主要贡献和创新之处有:（1）提出了安全增强的可信运行环境架,并在嵌入式系统中基于TrustZone硬件框架设计并实现了可以同时防御物理攻击和软件攻击的信任根,保证嵌入式系统设备上电后执行代码的可信性。并且构建了从信任根到系统装载程序,再到可信操作系统,再到系统服务,最后到可信应用的完整信任链。（2）根据操作系统安全设计的思想和方法,通过形式化方法建立了可信操作系统内核的状态机安全模型,提供了一个可以用于推理内核安全策略执行能力的框架。基于安全模型,采用微内核架构的设计思想,设计了安全增强的可信操作系统内核,通过自主访问控制机制来控制所有对系统资源以及内核服务的访问,从而解决了当前可信操作系统缺乏安全设计和安全机制的问题。（3）提出了一种基于微内核架构实现用户态系统服务的方法和框架,并基于状态机安全模型对通过内核访问控制机制实现组件之间的隔离性的问题进行了形式化描述和证明。通过在用户态运行系统服务来实现内核与复杂系统服务组件之间的隔离,通过内核访问控制机制保证系统服务组件之间以及可信应用之间的隔离,可以有效解决当前可信操作系统软件规模膨胀可能导致的安全问题。（4）在可信操作系统中实现了NFC软件栈、密码服务和轻量级神经网络可信计算服务框架等用户态系统服务,简化了上层应用的开发。针对系统服务中的不可信组件,例如在密码服务中所采用的开源软件库,提出了一种安全性形式化分析方法。轻量级神经网络可信计算服务框架将神经网络计算中最耗时的线性代数操作（矩阵乘法）外包到丰富运行环境,并在可信运行环境中对外包计算的结果进行校验来保证神经网络计算的可信性,可以有效解决当前在丰富运行环境中进行神经网络计算时容易遭受攻击的问题。（5）基于Linux用户态入侵检测系统架构,提出了一种轻量级的实时网络入侵检测方法,基于该方法提出了基于可信运行环境的入侵检测系统框架。通过入侵检测识别网络威胁,通过可信运行环境保障入侵检测系统自身安全性并提供主动防御能力,提升系统的整体安全性。
刘保林[2]（2018）在《具有ECC功能的flash memory在DSP中的嵌入式设计》文中认为随着移动产品的广泛应用,市场对高速存储器的需求在不断增长。高速发展的闪存（FLASH）可以满足不断增长的市场。由于与非（not and,NAND）闪存架构与传统的内存不同,研发人员在设计NAND闪存模块时会面临许多挑战。而实现存储系统简单的方式是给闪存加上控制器。随着系统越来越多地访问内存空间,判断和纠正可能出现的错误是非常必要的。针对这种情况,系统应用错误纠正码实现了检错纠错的功能。FLASH在DSP中的设计可以通过嵌入IP的方式实现。主要内容如下:（1）由于功能的升级,嵌入式FLASH IP需要增加错误检查和纠正（Error Correcting Code,ECC）功能。本论文的工作通过ECC模块的功能划分,细化了纠错算法在检错纠错过程中的具体过程。（2）由于芯片更换了制造商,工艺发生了改变。本文通过验证FLASH的具体功能,重新设计了接口逻辑,使引脚可以复用,逻辑达到一致。在时钟方面,FLASH IP需要增加定时器,才能完成擦除操作。（3）存储空间需要增大一倍。论文设计了两片IP核的新的结构,并重新规划了数据的输入输出接口和地址接口。在存储速度方面,本文设计了新的数据结构——分段存储,使得存储速度提升了一倍。（4）在项目的仿真验证阶段,论文完成对FLASH的上电复位、复位、擦除、编程、读操作的功能验证。至此,本文的双核结构完成了前端设计,功能验证达到了设计要求。
刘晓强[3]（2017）在《2T-EFLASH器件可靠性机理与模型研究》文中提出P型浮栅双晶体管嵌入式快闪存储器件（Two-Transistor Embedded Flash Memory,2T-EFLASH）因其具有可靠性高、擦写速度快及低功耗等诸多优点,已广泛应用于对电压和功耗要求较高的嵌入式系统中。然而,随着器件特征尺寸的不断减小,2T-EFLASH器件的隧道氧化层越来越薄,在反复擦写的过程中难免受到损伤,对器件的可靠性造成严重影响。为了提高2T-EFLASH器件的可靠性,并评估其寿命,需要对其可靠性（包括耐久性和数据保持特性）退化机理及模型展开深入研究。本文首先对2T-EFLASH器件耐久性退化机理和模型进行了深入研究。使用电荷泵测试结合Sentaurus仿真,发现编程操作会引起漏端交叠区隧道氧化层损伤,而擦除操作会产生沟道区界面态,由此导致了器件耐久性退化。同时,本文还建立了器件的耐久性寿命模型,该模型表明编程阈值的退化量△Vtp和循环次数n成对数线性关系。测试结果表明,模型和实测的相对误差为10.3%,满足2T-EFLASH器件的耐久性评估要求。通过该模型,可以推断2T-EFLASH器件的退化趋势并预测其耐久性寿命。此外,本文还详细研究了 2T-EFLASH器件的数据保持特性退化机理和模型。揭示了数据保持特性退化机理为离子沾污、界面态及隧道氧化层陷阱,并且通过高温烘烤测试,结合Arrhenius模型,拟合出数据保持特性寿命模型。该模型表明,数据保持时间的对数lnL和烘烤温度的倒数1/T成正比,并且模型和实测结果的相对误差为11.1%（以Ir0为-8μA作为失效标准）。通过该寿命模型可以推出2T-EFLASH器件在常温下的工作寿命,对数据保持特性评估具有指导意义。
蓝澜[4]（2013）在《金属纳米晶存储器材料和性能研究》文中进行了进一步梳理非易失性快闪存储器在智能手机以及其它移动数码产品等方面具有广泛的应用,在最近几年得到了快速的发展。然而,传统的多晶硅浮栅存储器由于其固有的缺点,而无法满足业界对超高密度存储的需求。因此,开发下一代新型非易失性存储器已迫在眉睫。本论文基于分离式的电荷存储方式,结合新材料和先进工艺,研究了金属-绝缘体-半导体（MIS）结构以及薄膜晶体管（TFT）结构存储器件的性能,取得了如下研究结果：采用原子层淀积（ALD）方法在A1203薄膜表面生长铂纳米晶,研究了不同淀积循环数对纳米晶的大小和密度的影响。结果表明了,随着循环数的增加,纳米晶的体积变大,密度降低。接着,采用ALD原位生长的方法,在HfO2薄膜中嵌入单层或双层铂纳米晶,比较研究了铂纳米晶的引入对Hf02薄膜的退火温度导致的结晶程度的影响,表明了铂纳米晶的引入能有效抑制HfO2晶粒的增长。研究了基于Ru纳米晶和HfAlO介质为异质电荷俘获层的MIS结构的存储性能,比较了异质电荷俘获层中不同HfAlO介质组成对电学性能的影响。结果显示,采用异质电荷俘获层电容的存储特性明显优于单Ru纳米晶层。此外,随着异质电荷俘获层中HfO2成分增加,所得到的存储性能逐渐改善。当以Ru纳米晶/Hf02介质为异质电荷俘获层时,所得存储性能最好：在±9V的扫描电压范围内,CV滞回窗口达到12.6V；在±9V电压下编程/擦除100ms,其存储窗口可达4.5V,在室温下外推到十年仍有3.4V的存储窗口。采用磁控溅射技术制备了In-Ga-Zn-O （IGZO）薄膜,研究了淀积条件和后退火条件对该薄膜性能的影响。接着,采用A1203/铂纳米晶/A1203的栅堆栈结构,制备了基于IGZO沟道的薄膜晶体管（TFT）存储器,表现出良好的电可编程、紫外可擦除的功能。在10V下编程l00ms,阈值电压漂移达到4.04V,在紫外光照下擦除5s,阈值电压负向偏移达到6.31V。
张庆勇[5]（2013）在《70nm分离栅工艺快闪存储器擦写性能的改进》文中进行了进一步梳理随着电子产品的普及,闪存作为当今主流的存储载体得到迅速地推广,其技术也得到迅猛地发展。分离栅快闪存储器,作为闪存的一种,由于具有高效的编程速度以及完全避免过擦除的能力,无论是在单体还是嵌入式产品方面都得到了人们更多的关注。目前,分离栅快闪存储器已被广泛地应用于个人电脑、数码器材、移动终端、智能卡等产品。本文首先介绍了分离栅快闪存储器的工作原理及70nm分离栅工艺快闪存储器的实现方法。该分离栅结构的快闪存储器,采用源端沟道热电子注入（Source-Side Hot Electron injection）机制进行编程操作,采用浮栅和擦除栅两层多晶硅间电场增强型隧穿（Poly-to-Poly Enhance Tunneling）进行擦除操作,具有着良好的可靠性能和数据保持能力。随着闪存市场高集成度的发展需求,分离栅快闪存储器的尺寸也在逐渐地缩小。在这一缩微过程中其面临着擦除效率低下和编程存在干扰的问题。在擦除过程中,由于在70nmm节点分离栅闪存中不再特意采用浮栅尖角（tip）,没有足够的浮栅到擦除栅的正向隧穿电压,浮栅中部分电子容易被其和擦除栅间的隧穿氧化膜介质俘获,从而无法彻底擦除。在编程过程中,虽然其分离栅结构有高效的编程机制,但是未被编程的单元由于与正在被编程的单元共享位线或者字线,受所加电压的影响而被编程。原因是分离栅沟道带带隧穿效应产成的电子-空穴对,在浮栅氧化层发生隧穿并导致浮栅阈值电压减小,发生了编程干扰现象。本文通过大量实验,从结构和工艺优化方面探讨对于分离栅快闪存储器如何提高它的擦除效率（通过降低浮栅初始阈值电压,改变浮栅到擦除栅侧的结构形貌等）和降低它的编程干扰（整合优化存储单元离子注入工艺）,进而改进了70nm分离栅工艺快闪存储器的擦写性能。本论文的研究课题来源于企业的研发实践,因此对于同类型的闪存产品开发和生产制造具有一定的参考意义。
徐跃[6]（2012）在《4-bit SONOS存储器多值存储技术及器件物理研究》文中研究指明近年来具有低电压、低成本和高可靠性等优点的电荷俘获型存储器得到广泛研究,电荷俘获型存储器成为将来可能取代传统浮栅型快闪存储器的一种可选方案。氮化硅只读存储器（NROM）作为一种独特的局部电荷俘获型多晶硅-二氧化硅-氮化硅-二氧化硅-硅（SONOS）存储器,同时运用了多位和多值编程技术,实现了每单元4比特的存储,大大提高了存储密度。然而随着存储单元沟道长度减小到90nm, NROM存储器面临诸多问题：浅沟槽隔离（STI）工艺严重影响了NROM边角单元的性能；第二位比特效应严重影响了NROM单元的多位存储特性；多值存储单元的耐受力和保持特性进一步退化；电荷保持机制依然不十分确定等等。本论文针对这些问题,开展了一系列研究工作,获得的主要成果有：（1）实验发现靠近STI的NROM边角单元的沟道热电子注入编程效率明显低于远离STI的中心单元,且边角和中心单元的初始阈值电压分布表现出明显不一致。借助于TCAD工艺仿真,发现STI引起的硼析出效应降低了边角单元有源区的硼浓度,是边角单元编程效率降低的主要原因。同时发现更高的STI压应力降低了边角单元有源区电子迁移率,它和硼析出效应共同导致了边角与中心单元初始阈值电压分布不一致。为了减小STI对边角单元的影响,提出在STI区域增加一道额外的硼注入作为解决方法。通过调节硼注入的剂量和能量,边角单元有源区的硼浓度得到了补偿,边角单元获得了和中心单元几乎相同的编程效率。此外,额外的硼注入使STI压应力和硼析出对阈值电压的影响相互抵消,边角单元和中心单元初始阈值电压分布不一致问题也得到了消除。（2）实验发现传统沟道热电子注入（CHEI）编程受到二次热电子注入效应的影响,热电子注入分布比带-带隧穿的热空穴注入分布宽,注入的部分电子不能被有效擦除。经过多次编程／擦除循环后,残余电荷逐渐堆积,加重了单元的第二位比特效应,同时使单元耐受力和保持性能发生严重的退化。为了抑制二次热电子注入,获得注入电子和空穴分布的匹配,提出了一种改进的衬底正偏压CHEI编程。与传统的CHEI编程相比,器件的衬底接1.5V的正电压代替0V,有效地抑制了二次热电子注入。同时器件的源极接1V电压,防止了源极/衬底之间的PN结正偏,大大降低了编程的功耗。实验结果表明该编程方法使NROM器件的耐受力和保持性能得到很大的提高,第二位比特效应得到有效的抑制。该编程方法与NROM采用的幅值递增式脉冲编程技术相兼容,可直接用于4比特/单元的NROM产品实现多值/多位的编程。（3）提出了一种新颖的高密度8值单元编程方法。该编程方法首先进行双边带-带隧穿热空穴注入的擦除,带-带隧穿产生的空穴均匀注入到器件沟道上方的存储层中,将NROM器件擦除到阈值电压为-0.5V的状态。然后以负阂值电压为新的初始状态进行局部的编程和擦除操作,得到8值存储状态,实现每个单元存储3比特。实验结果表明该8值单元存储窗口比4值单元存储窗口几乎扩大了1倍,经过1000次编程/擦除循环操作后依然具有较大的读出窗口,具有较好的耐受力和保持特性。（4）研究了NROM器件的电荷流失机制,证实了电荷横向流失的数据保持模型。实验发现当注入的电子和空穴分布相匹配时,注入的电子可以被有效地擦除,电荷在存储层呈一极分布,从而获得了极好的保持特性。当注入的电子比注入的空穴分布宽,注入电子不能被完全擦除。经过多次编程/擦除后,残余电子和空穴逐渐堆积,形成电子-空穴-电子的三极分布。由于空穴的陷阱能级比电子低0.3eV,积累的空穴更容易通过Frenkle-Poole机制从陷阱中激发到导带,然后在氮化硅存储层中横向扩展和注入的电子发生复合,从而导致了保持性能发生严重的退化。实验同时表明当注入电子和空穴分布匹配时,增加隧穿氧化层缺陷和界面态密度并不会使保持特性发生明显的退化,从而进一步证实界面态退火和氧化层正电荷辅助隧穿不是电荷流失的主要机制,而电荷在氮化硅中的横向扩展分布才是电荷流失的主要原因。
何礼鹏[7]（2012）在《分栅快闪存储器的失效机理及性能提升方法研究》文中进行了进一步梳理作为非易失性半导体储器的类型之一,分栅快闪存储器具有高编程效率、低擦除电压和无过擦除效应的优点,因此外围控制电路简单。自发明以来,它已在低密度代码存储和嵌入式闪存领域得到了广泛的应用。由于分栅闪存产品的制造过程需要同时完成闪存单元和逻辑器件的集成,制造工艺相对复杂,工程师需要及时地根据闪存产品的良率反馈和失效原因作出制程的优化和改进,因此对分栅闪存的失效机理进行研究具有重要的意义。本文介绍了0.18μm自对准分栅闪存的器件结构、工作原理、闪存单元的制造流程和测试流程,通过对分栅闪存不同失效类型的电性数据的分析,对所发生的常见失效（擦除、编程和编程串扰失效）进行了分类和归纳,同时结合分栅闪存的擦除和编程模型,对不同的失效机理进行了分析,并借助物理失效分析结果进行了证实。由于分栅闪存的编程和编程串扰的工作窗口之间存在着相互制约的关系,本文提出了一种评估闪存产品编程工作窗口的方法。以此为基础,通过VSS IMP实验对某闪存产品的编程工艺窗口进行了优化和改善。在客户不愿改变闪存产品测试条件的情况下,通过实验手段,找到了最佳的VSS IMP1/2掺杂浓度参数,使闪存产品的编程工作窗口尽量与测试条件相匹配,从而扩大了产品的工艺窗口,稳定了产品良率。
董智刚[8]（2011）在《基于NAND非易失性闪存芯片的固态存储技术的应用及性能提升研究》文中认为随着电子产业尤其是消费电子的迅猛发展,记忆体产品的发展越来越成为电子科技发展的标杆之一。从最初的以DRAM（即动态随机存储器）占主导到现在以Flash Memory （即非易失闪存记忆体）为最大阵营；记忆半导体的发展速度不断挑战着摩尔定律,转眼间DRAM来到了3X纳米时代,NAND Flash更是跨入了2X纳米时代。而SSD的应用发展无疑又将成为新一轮NAND Flash和存储行业发展的源动力。本文就是基于SSD的现状和发展而展开的一篇研究性论文。本文首先介绍了记忆半导体的发展和主要分类,并相应介绍了各自的技术类型和特点。接着对其中的快闪存储器的工作原理和发展历程作了详细的介绍,并着重讨论了NAND闪存的特性、业界情况、和市场应用的现状,进而引出了固态存储这项技术。接着,我专门介绍了固态存储技术的发展历程和供应商,并着重讨论了SSD中最重要的两个技术因素：NAND闪存和控制芯片技术及其对SSD的影响；并根据自己在SSD上的工作项目经验作了事件说明,处理过程及最后的验证、推向市场。最后,根据自己的研究和业界信息的分析,本文分别从固态存储器的市场应用的发展和技术的发展作了分析和展望,提出了固态存储技术将是未来存储技术市场的主力军并成为带领快闪存储器技术发展的重要推动力。
王艺燃[9]（2010）在《一种应用于DSP的Flash存储器研究与设计》文中提出Flash存储器的研究和生产己经进入成熟阶段,但随着微电子产业的快速发展,Flash存储器的设计和生产过程中仍然面临着诸如器件尺寸缩小的限制、编程速度与电压和功耗之间的矛盾等多方面的挑战,Flash存储器的设计成为当今半导体技术领域,尤其是DSP芯片等微处理芯片设计领域门槛最高的方向之一。随着数字信号处理器及存储器应用领域的不断扩大,在面积、性能等因素之外,Flash存储器的设计也不断面临更新的挑战,例如极限条件下的稳定性和可靠性,以及空间环境、高能物理实验等条件下的抗辐射性等。针对应用领域需求,本文设计了一种新型的1M bit Flash存储器,设计要求该存储器在极限条件下具有较高的工作稳定性,且具备总剂量50K rad（Si）的抗辐射性能。论文根据Flash存储器的单元特性及总体设计要求,首先确定了存储器的阵列架构、系统架构,进行了功能模块的划分和各项参数的设定。针对50K rad（Si）的抗辐射指标,分别对存储单元和外围电路进行了改进设计。在存储单元的设计中,通过对硅MOS器件及浮栅存储器件辐射损伤机理的分析,采用了环形栅结构加固存储单元和阵列NMOS选择管的单元设计方案。在外围电路的设计中,对部分易受辐射影响的器件及单元进行了加固设计,并对带隙基准源电路及灵敏放大器电路等进行了优化和改进。在总剂量50K rad（Si）的辐射下,正电荷泵的失效是非挥发存储器发生退变的最主要因素,本文设计了一种全新的ZMOS结构正电荷泵,该方案的正电荷泵工作范围更宽且受辐射影响极小。通过汉明纠错功能电路,实现了对错误码元的检测与纠正,有效提高了存储器的稳定性。最后,论文对1M bit Flash存储器的版图实现进行了研究与设计,并对各模块及存储器整体进行了全面的前、后仿真验证及对比。本文的Flash存储器在电压、功耗、访问速度等指标均达到设计参数标准的基础上,对相关电路结构进行了辐射加固设计及验证,有较好的应用前景和技术优势。
史维华[10]（2009）在《65nm NOR MLC快闪存储器的低功耗高压电路设计和快速编程算法研究》文中指出随着集成电路技术进入纳米时代以及多位存储技术的飞速发展,快闪存储器更早地面临了器件尺寸缩小带来的浮栅间耦合、存储电荷数的减少、短沟道效应以及随机电报信号噪声（RTS）的影响,这些影响增加了多位存储技术实现的难度。而消费类电子市场的蓬勃发展要求快闪存储器具有更快的读写性能、更低的功耗以及更多的功能,如何在这个相对复杂的SOC系统上解决上述问题是目前快闪存储器设计面临的挑战。快闪存储器的读写和擦除操作都和其高压系统息息相关,上电启动管理、待机管理和读写、擦除管理是闪存芯片的主要高压管理系统。在论文研究工作期间,本论文就65nm MLCNOR型闪存对上电启动系统、待机功耗的降低以及编程吞吐率的提高进行了研究和改进。这不仅为进一步提高闪存的编程吞吐率、降低功耗打下基础,而且还可以用于其他工艺技术的闪存设计中以提高芯片的性能。首先,本文就HDSIM卡芯片要求,设计了降低峰值电流的上电启动系统。SIM卡设计要求闪存芯片在无退耦电容情况下,具有较小的峰值电流,传统的设计实现中一般峰值电流在无退耦电容条件下,会达到92mA。测试结果表明该设计在实现芯片要求的12种上电启动控制模式的基础上,有效地将峰值电流降低到49.72mA,满足了SIM卡的标准应用要求。其次,本论文设计实现了闪存芯片的自适应待机功耗管理系统。与传统的待机功耗管理相比,推荐的方法在对漏电的电路节点进行刷新时,将自动检测该节点是否已经恢复目标值,并根据测试结果自动关闭电荷泵以及相关的稳压电路,使刷新时长随工艺、电源电压和温度变化而变化,进而降低了芯片的待机功耗。测试结果表明,该待机功耗管理系统较传统待机管理可以节省8%左右的待机功耗。同时,本论文根据沟道热电子（CHE）的温度特性提出了用温度自适应编程算法提高MLCNOR型闪存编程吞吐率的方案。即根据片上的温度来改变纵向电场和Id提高编程吞吐率。实验测得,室温下编程吞吐率从原来1.1Mbyte/S提高到采用温度自适应算法后1.4Mbyte/S,编程吞吐率有了近30%的提高。该设计目前处于业内较为领先的水平。此外,本文还对关键电路电荷泵的设计进行了研究,讨论了电荷泵的设计方法、主要性能指标、模型以及版图设计优化。
二、设计移动电子产品时如何选择快闪存储器（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、设计移动电子产品时如何选择快闪存储器（论文提纲范文）
（1）嵌入式系统安全可信运行环境研究（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 研究背景 |
| 1.1.1 嵌入式系统的定义及发展趋势 |
| 1.1.2 嵌入式系统的安全威胁 |
| 1.2 研究现状 |
| 1.2.1 智能终端安全增强技术 |
| 1.2.2 边缘计算安全架构 |
| 1.2.3 汽车电子安全规范 |
| 1.2.4 可信计算 |
| 1.2.5 可信运行环境 |
| 1.3 研究内容与意义 |
| 1.3.1 当前研究存在的问题 |
| 1.3.2 本文的主要研究内容 |
| 1.4 论文的内容结构 |
| 第二章 安全增强的可信运行环境架构研究 |
| 2.1 概述 |
| 2.2 可信运行环境面临的安全挑战及应对措施 |
| 2.2.1 信任根与信任链 |
| 2.2.2 隔离性 |
| 2.2.3 操作系统安全缺陷 |
| 2.2.4 应对措施 |
| 2.3 可信引导 |
| 2.3.1 硬件架构 |
| 2.3.2 信任链的传递 |
| 2.4 安全增强的可信操作系统 |
| 2.5 具备主动防御能力的系统监控软件 |
| 2.6 实验情况 |
| 2.6.1 实验平台 |
| 2.6.2可信引导实验 |
| 2.7 本章小结 |
| 第三章 安全增强的可信操作系统内核研究 |
| 3.1 概述 |
| 3.1.1 安全操作系统的设计 |
| 3.1.2 取-予模型 |
| 3.2 总体架构 |
| 3.3 系统安全模型 |
| 3.3.1 资源分配规则 |
| 3.3.2 权限修改规则 |
| 3.3.3 模型的形式化描述 |
| 3.4 地址空间管理 |
| 3.4.1 概述 |
| 3.4.2 虚拟地址空间的组织 |
| 3.5 访问控制机制 |
| 3.5.1 概述 |
| 3.5.2 权能 |
| 3.5.3 权能节点 |
| 3.5.4 权能空间 |
| 3.5.5 权能的寻址 |
| 3.5.6 系统调用 |
| 3.6 线程与调度 |
| 3.7 IPC机制 |
| 3.7.1 消息格式 |
| 3.7.2 消息传递过程 |
| 3.7.3 事件机制 |
| 3.8 实验情况 |
| 3.8.1 功能测试 |
| 3.8.2 性能测试 |
| 3.9 本章小结 |
| 第四章 可信操作系统关键服务研究 |
| 4.1 根服务 |
| 4.1.1 内存管理 |
| 4.1.2 安全存储 |
| 4.1.3 组件管理 |
| 4.2 隔离性分析 |
| 4.2.1 隔离的定义 |
| 4.2.2 互连关系 |
| 4.2.3 隔离性的证明 |
| 4.3 系统服务的通用框架 |
| 4.4 NFC软件栈 |
| 4.4.1 概述 |
| 4.4.2 NFC软件栈总体架构 |
| 4.4.3 NFCC硬件抽象层 |
| 4.4.4 NFC服务模型层 |
| 4.5 密码服务与安全性验证 |
| 4.5.1 基本霍尔逻辑 |
| 4.5.2 密码软件安全性分析思路 |
| 4.5.3 安全性分析实例 |
| 4.6 神经网络可信计算服务 |
| 4.6.1 概述 |
| 4.6.2 可信计算服务的框架 |
| 4.6.3 矩阵乘法的校验 |
| 4.7 安全增强的可信操作系统评估 |
| 4.7.1 安全性评估 |
| 4.7.2 性能评估 |
| 4.8 本章小结 |
| 第五章 基于可信运行环境构建系统级安全方案研究 |
| 5.1 概述 |
| 5.2 入侵检测技术研究 |
| 5.2.1 入侵检测方法 |
| 5.2.2 入侵检测数据集 |
| 5.2.3 入侵检测评价指标 |
| 5.2.4 入侵检测系统框架 |
| 5.2.5 Linux入侵检测系统 |
| 5.3 轻量级实时网络入侵检测方法 |
| 5.3.1 概述 |
| 5.3.2 多次变异信息入侵检测 |
| 5.3.3 确定发生变异的网络数据主分量 |
| 5.3.4 基于主分量差分特性的变异信息入侵检测 |
| 5.3.5 实验结果与分析 |
| 5.4 基于可信运行环境实现通用操作系统安全加固 |
| 5.5 基于可信运行环境的入侵检测系统 |
| 5.6 本章小结 |
| 第六章 总结与展望 |
| 6.1 全文总结 |
| 6.2 未来工作展望 |
| 致谢 |
| 参考文献 |
| 攻读博士学位期间取得的成果 |
（2）具有ECC功能的flash memory在DSP中的嵌入式设计（论文提纲范文）
| 摘要 |
| Abstract |
| 第1章 绪论 |
| 1.1 闪存的背景和现状 |
| 1.2 纠错技术的现状 |
| 1.3 文章结构 |
| 1.4 课题来源 |
| 第2章 快闪存储器 |
| 2.1 与非快闪存储器 |
| 2.2 或非快闪存储器 |
| 2.3 快闪存储器单元结构和基本操作 |
| 2.4 快闪存储器的或非体系结构 |
| 2.5 快闪存储器的与非体系结构 |
| 2.6 多电平不挥发存储器 |
| 2.7 本章小结 |
| 第3章 纠错码 |
| 3.1 循环码 |
| 3.2 BCH码 |
| 3.3 本章小结 |
| 第4章 闪存模块 |
| 4.1 NAND闪存的特性 |
| 4.2 异步接口总线操作 |
| 4.3 复位操作和识别操作 |
| 4.4 特征操作和状态操作 |
| 4.5 列地址操作 |
| 4.6 读、编程、擦除操作 |
| 4.7 内部数据移动操作 |
| 4.8 错误管理 |
| 4.9 本章小结 |
| 第5章 ECC模块 |
| 5.1 模块配置和工作描述 |
| 5.2 模块的性能和特点 |
| 5.3 汉明码算法 |
| 5.4 本章小结 |
| 第6章 接口设计和仿真 |
| 6.1 闪存内核 |
| 6.2 接口设计 |
| 6.3 仿真结果 |
| 6.4 本章小结 |
| 总结与展望 |
| 参考文献 |
| 致谢 |
| 个人简历 |
| 攻读硕士学位期间公开发表论文 |
（3）2T-EFLASH器件可靠性机理与模型研究（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 论文背景与意义 |
| 1.1.1 嵌入式闪存发展历程 |
| 1.1.2 嵌入式闪存架构分类与器件结构 |
| 1.1.3 2T-EFLASH闪存的优势 |
| 1.2 国内外研究现状 |
| 1.2.1 耐久特性问题及研究现状 |
| 1.2.2 数据保持特性问题及研究现状 |
| 1.3 本文主要工作与组织结构 |
| 1.3.1 主要工作与设计指标 |
| 1.3.2 论文组织结构 |
| 第二章 2T-EFLASH器件基本原理与电学特性 |
| 2.1 2T-EFLASH器件基本原理 |
| 2.1.1 闪存器件擦写机制及性能参数 |
| 2.1.2 2T-EFLASH器件结构和工作原理 |
| 2.2 2T-EFLASH器件基本电学特性 |
| 2.2.1 转移特性I-V曲线 |
| 2.2.2 不同电压条件对阈值的影响 |
| 2.3 2T-EFLASH器件仿真平台 |
| 2.3.1 仿真软件简介 |
| 2.3.2 2T-EFLASH器件结构和特性仿真 |
| 2.4 本章小结 |
| 第三章 2T-EFLASH器件耐久性退化机理与模型研究 |
| 3.1 2T-EFLASH器件耐久性问题 |
| 3.1.1 耐久性概念 |
| 3.1.2 耐久性问题产生机制 |
| 3.2 2T-EFLASH器件耐久性循环擦写试验 |
| 3.2.1 循环擦写CYC测试流程 |
| 3.2.2 循环擦写CYC数据分析 |
| 3.3 2T-EFLASH器件耐久性退化机理研究 |
| 3.3.1 电荷泵测试简介 |
| 3.3.2 循环擦写CP测试和讨论 |
| 3.3.3 仿真和验证 |
| 3.4 2T-EFLASH器件耐久性建模与验证 |
| 3.4.1 耐久性模型建立 |
| 3.4.2 耐久性模型验证 |
| 3.5 本章小结 |
| 第四章 2T-EFLASH器件数据保持特性机理与模型研究 |
| 4.1 2T-EFLASH器件数据保持特性问题 |
| 4.1.1 数据保持特性概念 |
| 4.1.2 数据保持特性问题产生机制 |
| 4.2 2T-EFLASH器件数据保持特性高温烘烤试验 |
| 4.2.1 高温烘烤DRB测试流程 |
| 4.2.2 高温烘烤DRB测试数据分析 |
| 4.3 2T-EFLASH器件数据保持特性机理和模型 |
| 4.3.1 2T-EFLASH数据保持特性建模与验证 |
| 4.3.2 2T-EFLASH数据保持特性退化机理 |
| 4.4 本章小结 |
| 第五章 总结与展望 |
| 5.1 总结 |
| 5.2 展望 |
| 致谢 |
| 参考文献 |
| 攻读硕士学位期间发表的论文 |
（4）金属纳米晶存储器材料和性能研究（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 前言 |
| 1.2 快闪存储器的发明及工作原理 |
| 1.2.1 快闪存储器的发明及发展历程 |
| 1.2.2 快闪存储器的基本结构及工作原理 |
| 1.3 High-k介质材料在快闪存储器中的应用 |
| 1.3.1 使用High-k介质材料的必要性 |
| 1.3.2 快闪存储器中High-k介质材料的应用 |
| 1.4 金属纳米晶存储的工作原理 |
| 1.5 本章小结 |
| 第二章 内嵌Pt纳米晶层对HfO_2薄膜热稳定性的影响 |
| 2.1 前言 |
| 2.2 原子层淀积的基本原理 |
| 2.3 ALD铂纳米晶的制备 |
| 2.4 内嵌Pt纳米晶对HfO_2薄膜热学稳定性的影响 |
| 2.4.1 样品制备 |
| 2.4.2 实验结果分析与讨论 |
| 2.5 本章小结 |
| 第三章 基于Hf-Al-O/Ru纳米晶异质电荷俘获层的MOS结构存储特性 |
| 3.1 前言 |
| 3.2 样品制备 |
| 3.3 实验结果分析与讨论 |
| 3.4 本章小结 |
| 第四章 基于IGZO沟道和Pt纳米晶的薄膜晶体管存储器研究 |
| 4.1 前言 |
| 4.2 IGZO薄膜材料的制备与特性 |
| 4.2.1 样品制备 |
| 4.2.2 实验结果分析与讨论 |
| 4.3 基于IGZO沟道及铂纳米晶的TFT存储器研究 |
| 4.3.1 样品制备 |
| 4.3.2 实验结果分析与讨论 |
| 4.4 本章小结 |
| 第五章 研究总结与展望 |
| 参考文献 |
| 硕士阶段发表的学术论文 |
| 致谢 |
（5）70nm分离栅工艺快闪存储器擦写性能的改进（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 引言 |
| 1.2 Flash存储单元的基本工作原理 |
| 1.3 Flash存储单元的编程机制 |
| 1.3.1 FN隧穿效应(FN Tunneling) |
| 1.3.2 沟道热电子注入(CHE) |
| 1.3.2.1 有效电子温度模型 |
| 1.3.2.2 幸运电子模型 |
| 1.3.3 其他电子注入机制 |
| 1.3.3.1 源端热电子注入(SSI) |
| 1.3.3.2 带带隧穿热载流子注入(BTBT) |
| 1.4 本课题研究的目的和意义 |
| 1.5 本课题的主要研究内容 |
| 第二章 分离栅快闪存储器的结构和工作原理 |
| 2.1 分离栅快闪存储器的结构 |
| 2.2 分离栅快闪存储器的工作原理 |
| 2.3 分离栅快闪存储器的擦写读机制分析 |
| 2.3.1 分离栅擦除机制分析 |
| 2.3.2 分离栅编程机制分析 |
| 2.3.3 分离栅读机制分析 |
| 2.4 70nm分离栅快闪存储器擦写性能的表征指标 |
| 2.4.1 70nm分离栅快闪存储器擦除性能表征 |
| 2.4.2 70nm分离栅快闪存储器写性能的表征 |
| 第三章 70nm分离栅工艺快闪存储器擦除性能的改进 |
| 3.1 70nm分离栅快闪存储器与擦除性能相关的制作工艺 |
| 3.2 实验方案 |
| 3.2.1 优化擦除栅与浮栅隧穿氧化层厚度实验 |
| 3.2.2 降低浮栅的初始阈值电压实验 |
| 3.2.3 改善浮栅形貌实验 |
| 3.3 实验小结 |
| 第四章 70nm分离栅工艺快闪存储器写性能的改进 |
| 4.1 70nm分离栅快闪存储器写入过程中的编程干扰问题 |
| 4.2 实验方案 |
| 4.2.1 通过调整轻掺杂工艺来改善编程干扰 |
| 4.3 实验小结 |
| 第五章 总结 |
| 第六章 展望 |
| 参考文献 |
| 致谢 |
| 符号说明 |
（6）4-bit SONOS存储器多值存储技术及器件物理研究（论文提纲范文）
| 摘要 |
| Abstract |
| 目录 |
| 第一章 引言 |
| 1.1 研究背景 |
| 1.2 论文主要研究内容 |
| 参考文献 |
| 第二章 非挥发性快闪存储器概述 |
| 2.1 快闪存储器的发展历程 |
| 2.2 浮栅型快闪存储器单元结构 |
| 2.3 快闪存储器工作方式 |
| 2.3.1 编程操作 |
| 2.3.2 擦除操作 |
| 2.3.3 读出操作 |
| 2.4 快闪存储器的阵列结构 |
| 2.4.1 NAND型架构 |
| 2.4.2 NOR型阵列架构 |
| 2.4.3 NAND和NOR阵列读出操作 |
| 2.4.4 NOR和NAND架构存储器性能比较 |
| 2.5 浮栅型存储器发展面临的问题 |
| 2.6 电荷俘获型存储器 |
| 2.6.1 SONOS存储器 |
| 2.6.2 NROM存储器 |
| 2.6.3 SONOS存储器发展面临的问题 |
| 2.7 其他新型的非挥发存储器 |
| 2.7.1 BE(Bandgap engineered)-SONOS存储器 |
| 2.7.2 纳米晶存储器(Nanocystal memory,NCM) |
| 2.7.3 TANOS(TaN/Al_2O_3/Si_3N_4/SiO_2)存储器 |
| 2.7.4 FinFET存储器 |
| 2.7.5 阻变存储器(Resistive Random Access Memory,RRAM) |
| 2.7.6 相变存储器(Phase Change Memory,PCM) |
| 2.8 非挥发性存储器性能比较和将来发展的趋势 |
| 2.9 本章小结 |
| 参考文献 |
| 第三章 SONOS存储器物理机制及表征技术 |
| 3.1 编程和擦除机制 |
| 3.1.1 隧穿机制 |
| 3.1.2 沟道热电子注入(Channel Hot Electron Injection,CHEI) |
| 3.1.3 带-带隧穿(Band-to-Band Tunneling,BTBT) |
| 3.1.4 衬底偏置辅助的热电子注入(Substrate-bias Assisted Hot-Electron Injection,SAHEI) |
| 3.2 电荷保持机制 |
| 3.2.1 传统型SONOS存储器的保持模型 |
| 3.2.2 局部俘获型SONOS存储器的保持模型 |
| 3.3 电荷分布和界面态表征技术 |
| 3.3.1 电荷泵(Charge Pumping,CP)电流技术 |
| 3.3.2 亚阈值斜率(Subthreshold Slope,SS)表征技术 |
| 3.3.3 正、反向读阈值电压表征技术 |
| 3.4 本章小结 |
| 参考文献 |
| 第四章 STI对4-bit SONOS存储器编程特性影响 |
| 4.1 STI对MOSFET器件性能影响 |
| 4.2 STI对SONOS器件编程性能影响 |
| 4.2.1 单管级直流编程 |
| 4.2.2 阵列级交流编程 |
| 4.2.3 TCAD工艺仿真 |
| 4.2.4 实验结果分析与讨论 |
| 4.2.5 解决方案 |
| 4.3 STI对编程串扰(Program disturb)的影响 |
| 4.3.1 编程串扰实验结果 |
| 4.3.2 分析与讨论 |
| 4.4 本章小结 |
| 参考文献 |
| 第五章 高密度SONOS存储器多值存储技术 |
| 5.1 多值/多位单元存储技术 |
| 5.2 改进的CHEI多值单元编程技术 |
| 5.2.1 二次热电子注入效应 |
| 5.2.2 衬底正偏压的CHEI编程 |
| 5.2.3 电荷横向分布表征 |
| 5.2.4 耐受力和保持特性 |
| 5.3 高密度8值单元存储技术 |
| 5.4 本章小结 |
| 参考文献 |
| 第六章 4-bit SONOS存储器保持特性研究 |
| 6.1 两种对立的保持模型 |
| 6.1.1 纵向保持模型 |
| 6.1.2 横向保持模型 |
| 6.2 NROM器件保持特性研究 |
| 6.2.1 研究方案 |
| 6.2.2 电荷横向分布对保持特性的影响 |
| 6.2.3 界面态对保持特性的影响 |
| 6.3 NROM器件数据保持模型 |
| 6.4 本章小结 |
| 参考文献 |
| 第七章 结论与展望 |
| 7.1 结论 |
| 7.2 展望 |
| 致谢 |
| 攻读博士学位期间取得的学术成果 |
（7）分栅快闪存储器的失效机理及性能提升方法研究（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 引言 |
| 1.1 非易失性半导体存储器技术的发展 |
| 1.1.1 MROM |
| 1.1.2 EPROM |
| 1.1.3 EEPROM |
| 1.1.4 Flash Memory |
| 1.2 闪存的种类及特点 |
| 1.2.1 浮栅型闪存和电荷俘获型闪存 |
| 1.2.2 叠栅闪存和分栅闪存 |
| 1.2.3 NOR型闪存和NAND型闪存 |
| 1.3 本论文的工作 |
| 第二章 分栅快闪存储器介绍 |
| 2.1 器件结构 |
| 2.2 工作原理 |
| 2.2.1 分栅器件的擦除模型介绍 |
| 2.2.2 分栅器件的编程模型介绍 |
| 2.3 制造流程 |
| 2.4 测试流程 |
| 第三章 分栅快闪存储器的失效机理研究 |
| 3.1 擦除失效 |
| 3.1.1 擦除硬失效 |
| 3.1.2 弱擦除失效 |
| 3.1.3 低读取电流擦除失效 |
| 3.2 编程失效 |
| 3.2.1 编程硬失效 |
| 3.2.2 弱编程失效 |
| 3.2.3 高读取电流编程失效 |
| 3.3 编程串扰失效 |
| 3.3.1 穿通串扰失效 |
| 3.3.2 逆向隧穿串扰失效 |
| 3.4 本章小结 |
| 第四章 分栅快闪存储器制程的优化 |
| 4.1 闪存产品编程工艺窗口的评估 |
| 4.2 闪存产品编程工艺窗口的优化和改善 |
| 4.3 本章小结 |
| 第五章 结论和展望 |
| 参考文献 |
| 致谢 |
（8）基于NAND非易失性闪存芯片的固态存储技术的应用及性能提升研究（论文提纲范文）
| 摘要 |
| 英文摘要 |
| 第一章 序言 |
| 第二章 记忆体存储器技术 |
| 第一节 存储器技术及类型概述 |
| 第二节 快闪存储器 |
| 第三节 NAND快闪存储器 |
| 第三章 固态存储技术性能提升研究 |
| 第一节 固态存储技术概述 |
| 第二节 固态存储技术现状与问题 |
| 第三节 固态存储技术原理与解析 |
| 第四节 固态存储技术改进方向及方案 |
| 第五节 改进方案结果确认 |
| 第四章 固态存储技术市场及应用展望 |
| 第一节 固态存储应用市场分析 |
| 第二节 固态存储技术应用发展趋势分析 |
| 第三节 固态存储器市场展望分析 |
| 第五章 总结 |
| 第一节 闪存应用及固态存储器发展现状 |
| 第二节 闪存应用及固态存储器发展趋势 |
| 参考文献 |
| 致谢 |
（9）一种应用于DSP的Flash存储器研究与设计（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 引言 |
| 1.2 半导体存储器 |
| 1.2.1 SRAM 存储器 |
| 1.2.2 DRAM 存储器 |
| 1.2.3 非挥发存储器 |
| 1.3 Flash 存储器 |
| 1.3.1 FLASH 存储器的应用背景 |
| 1.3.2 FLASH 存储器的架构 |
| 1.3.3 FLASH 存储器的工作原理 |
| 1.3.4 FLASH 存储器的结构组成 |
| 1.4 本论文的主要内容 |
| 第二章 Flash 存储器的系统设计 |
| 2.1 系统总体描述 |
| 2.2 输入输出端口定义 |
| 2.3 系统功能描述 |
| 2.3.1 编程操作 |
| 2.3.2 反转位操作 |
| 2.3.3 读操作 |
| 2.3.4 软件数据保护操作 |
| 2.3.5 数据查询操作 |
| 2.4 系统电路电气参数 |
| 2.4.1 系统工作条件 |
| 2.4.2 直流与交流特性参数 |
| 2.5 系统结构组成 |
| 2.6 本章小结 |
| 第三章 Flash 存储器的电路设计 |
| 3.1 存储单元及阵列设计 |
| 3.1.1 存储单元设计 |
| 3.1.2 存储器阵列设计 |
| 3.2 外围电路设计 |
| 3.2.1 外围电路设计综述 |
| 3.2.2 外围电路的器件加固 |
| 3.2.3 ATD 电路设计 |
| 3.2.4 灵敏放大器电路的抗辐射设计 |
| 3.2.5 正电荷泵电路的抗辐射设计 |
| 3.2.6 负电荷泵电路设计 |
| 3.2.7 带隙基准电路的温度稳定性改进设计 |
| 3.2.8 定时(TIMER)电路设计 |
| 3.2.9 上电延迟(SUPPLY_DELAY)电路设计 |
| 3.2.10 SDP 软件保护功能及汉明码纠错功能 |
| 3.3 存储器电路的总体仿真验证 |
| 3.3.1 擦除及编程机制 |
| 3.3.2 总体功能仿真 |
| 3.4 本章小结 |
| 第四章 版图设计及后仿真 |
| 4.1 版图布局布线介绍 |
| 4.2 版图设计的总体考虑 |
| 4.3 关键电路的版图实现 |
| 4.3.1 ATD 电路版图设计 |
| 4.3.2 灵敏放大器的版图设计 |
| 4.3.3 电荷泵的版图设计 |
| 4.3.4 SDP 模块的版图设计 |
| 4.3.5 TIMER 模块的版图设计 |
| 4.3.6 总体版图设计 |
| 4.4 后仿真 |
| 4.4.1 灵敏放大器后仿真 |
| 4.4.2 电荷泵后仿真 |
| 4.4.3 TIMER 模块后仿真 |
| 4.4.4 SUPPLY_DELAY 模块后仿真 |
| 4.4.5 总体后仿真 |
| 4.5 本章小结 |
| 第五章 总结 |
| 5.1 论文总结工作 |
| 5.2 深入工作设想 |
| 参考文献 |
| 附录：攻读硕士学位期间发表的期刊论文及会议论文 |
（10）65nm NOR MLC快闪存储器的低功耗高压电路设计和快速编程算法研究（论文提纲范文）
| 目录 |
| 摘要 |
| Abstract |
| 第一章 引言 |
| 1.1 快闪存储器发展历史及基本工作原理 |
| 1.2 快闪存储器的基本分类 |
| 1.2.1 NOR型闪存 |
| 1.2.2 NAND型闪存 |
| 1.2.3 NROM型闪存 |
| 1.3 快闪存储器的技术发展、市场及预测 |
| 1.4 本论文主要内容和技术创新点 |
| 第二章 闪存工作原理和芯片性能 |
| 2.1 闪存单元工作的物理机制 |
| 2.2 闪存单元的基本工作模式 |
| 2.2.1 闪存单元的编程 |
| 2.2.2 闪存单元的擦除 |
| 2.2.3 闪存单元的软编程 |
| 2.2.4 闪存单元的读操作 |
| 2.3 闪存芯片的结构 |
| 2.4 可靠性及其带来的问题 |
| 2.4.1 器件的可靠性 |
| 2.4.2 多电平技术MLC带来的问题 |
| 2.4.3 器件尺寸缩小带来的问题 |
| 2.5 闪存芯片设计的关键技术及主要指标 |
| 2.6 本章小结 |
| 第三章 低功耗低峰值电流的MLC闪存芯片的高压管理 |
| 3.1 NOR型闪存阵列结构 |
| 3.2 闪存芯片的高压电路结构管理概述 |
| 3.3 高密度SIM卡芯片的上电启动和测试模式检测设计 |
| 3.3.1 HDSIM卡的上电高压管理和峰值电流设计要求 |
| 3.3.2 上电工作框图及流程 |
| 3.3.3 峰值电流的产生 |
| 3.3.4 上电高压管理电路设计及芯片照片 |
| 3.3.5 芯片上电控制电路仿真结果 |
| 3.3.6 峰值电流控制及测试结果 |
| 3.3.7 展望 |
| 3.4 待机系统的设计 |
| 3.4.1 漏电流产生的原理及解决方法 |
| 3.4.2 闪存待机功耗及功耗分布分析 |
| 3.4.3 传统的解决方法 |
| 3.4.4 自适应待机功耗控制 |
| 3.4.5 测试结果 |
| 3.4.6 进一步减小待机功耗的考虑 |
| 3.5 本章小结 |
| 第四章 65nM MLC NOR型闪存温度自适应快速编程 |
| 4.1 闪存单元编程电流的模型 |
| 4.2 传统的编程算法 |
| 4.3 编程电流的温度特性 |
| 4.4 温度自适应的编程算法 |
| 4.5 温度自适应编程算法实现的芯片照片和测试结果 |
| 4.6 本章小结 |
| 第五章 电荷泵的设计 |
| 5.1 电荷泵的发展历史 |
| 5.2 电荷泵的工作原理 |
| 5.2.1 工作原理 |
| 5.2.2 负载线 |
| 5.2.3 频率和输出能力的曲线 |
| 5.3 电荷泵的设计指标 |
| 5.4 电荷泵设计 |
| 5.4.1 四相电荷泵的设计及仿真测试结果 |
| 5.4.2 低电压高效率电荷泵的设计及仿真结果 |
| 5.5 电荷泵的行为模型 |
| 5.6 版图设计及寄生效应的考虑 |
| 5.7 本章小结 |
| 第六章 结论 |
| 6.1 论文工作总结及创新点 |
| 6.2 展望 |
| 参考文献 |
| 论文期间已发表和拟发表的文章及专利 |
| 致谢 |
四、设计移动电子产品时如何选择快闪存储器（论文参考文献）
- [1]嵌入式系统安全可信运行环境研究[D]. 肖堃. 电子科技大学, 2019(01)
- [2]具有ECC功能的flash memory在DSP中的嵌入式设计[D]. 刘保林. 湘潭大学, 2018(02)
- [3]2T-EFLASH器件可靠性机理与模型研究[D]. 刘晓强. 东南大学, 2017(12)
- [4]金属纳米晶存储器材料和性能研究[D]. 蓝澜. 复旦大学, 2013(03)
- [5]70nm分离栅工艺快闪存储器擦写性能的改进[D]. 张庆勇. 复旦大学, 2013(03)
- [6]4-bit SONOS存储器多值存储技术及器件物理研究[D]. 徐跃. 南京大学, 2012(09)
- [7]分栅快闪存储器的失效机理及性能提升方法研究[D]. 何礼鹏. 复旦大学, 2012(03)
- [8]基于NAND非易失性闪存芯片的固态存储技术的应用及性能提升研究[D]. 董智刚. 复旦大学, 2011(08)
- [9]一种应用于DSP的Flash存储器研究与设计[D]. 王艺燃. 江南大学, 2010(06)
- [10]65nm NOR MLC快闪存储器的低功耗高压电路设计和快速编程算法研究[D]. 史维华. 复旦大学, 2009(05)